特許
J-GLOBAL ID:200903008478832946

ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 三枝 英二 ,  掛樋 悠路 ,  松本 公雄
公報種別:公開公報
出願番号(国際出願番号):特願2005-323070
公開番号(公開出願番号):特開2006-135339
出願日: 2005年11月08日
公開日(公表日): 2006年05月25日
要約:
【課題】70nm以下の金属配線を有する次世代DRAMで要求される容量、良好な漏れ電流特性を確保できるキャパシタ及びその製造方法を提供すること。【解決手段】ストレージ電極15及びプレート電極17間のキャパシタの誘電膜16として、Al2O3/ZrO2、ZrO2/Al2O3、(ZrO2/Al2O3)n(2≦n≦10)、(Al2O3/ZrO2)n(2≦n≦10)、ZrO2/Al2O3/ZrO2の3重膜構造、窒化されたZrO2薄膜の単一膜、窒化Al2O3薄膜と窒化されたZrO2薄膜との2重膜、Al2O3薄膜と窒化されたZrO2薄膜との2重膜、又は、ZrO2薄膜、Al2O3薄膜及び窒化されたZrO2薄膜の3重膜を採用し、また、バンドギャップエネルギーの大きいZrO2(Eg=7.8eV、ε=20〜25)薄膜及び熱安定性に優れたAl2O3(Eg=8.7eV、ε=9)薄膜からなる多重誘電膜構造を有する。【選択図】図2
請求項(抜粋):
ストレージ電極を形成するステップと、 該ストレージ電極上にZrO2薄膜及びAl2O3薄膜からなる多重誘電膜を形成するステップと、 該多重誘電膜上にプレート電極を形成するステップと を含むことを特徴とする半導体素子のキャパシタ形成方法。
IPC (5件):
H01L 27/108 ,  H01L 21/824 ,  H01L 21/316 ,  H01L 21/318 ,  C23C 16/40
FI (7件):
H01L27/10 651 ,  H01L27/10 621C ,  H01L21/316 X ,  H01L21/316 M ,  H01L21/316 P ,  H01L21/318 C ,  C23C16/40
Fターム (56件):
4K030AA03 ,  4K030AA09 ,  4K030AA11 ,  4K030AA14 ,  4K030BA22 ,  4K030BA42 ,  4K030BA43 ,  4K030BB12 ,  4K030DA09 ,  4K030EA03 ,  4K030EA11 ,  4K030FA01 ,  4K030FA10 ,  4K030JA01 ,  4K030JA10 ,  4K030LA02 ,  4K030LA15 ,  5F058BA11 ,  5F058BC03 ,  5F058BC09 ,  5F058BD01 ,  5F058BD02 ,  5F058BD05 ,  5F058BD12 ,  5F058BF02 ,  5F058BF06 ,  5F058BF24 ,  5F058BF27 ,  5F058BF37 ,  5F058BF74 ,  5F058BH02 ,  5F058BH03 ,  5F058BH04 ,  5F058BH05 ,  5F058BH16 ,  5F058BH17 ,  5F058BJ04 ,  5F083AD24 ,  5F083AD49 ,  5F083AD56 ,  5F083AD60 ,  5F083GA06 ,  5F083GA09 ,  5F083GA18 ,  5F083GA27 ,  5F083JA02 ,  5F083JA06 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083PR15 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR40
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る