特許
J-GLOBAL ID：200903017236296739
整流素子を含む複合半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願2007-031103
公開番号（公開出願番号）：特開2008-198735
出願日： 2007年02月09日
公開日（公表日）： 2008年08月28日
要約：
【課題】逆回復時間、耐圧及びオン抵抗が改善されたダイオードが要求されている。【解決手段】複合半導体装置1は、低い順方向電圧のSi-SBD2とシリコンよりもバンドギャップが広い窒化物半導体から成る高耐圧のHEMT3との直列回路から成る。Si-SBD2のアノード電極6はHEMT3のゲート電極13に接続されている。Si-SBD2のカソード電極7はHEMT3のソース電極11に接続されている。HEMT3はノーマリオン特性を有する。複合半導体装置1の逆方向耐圧はHEMT3のドレイン・ゲート間で決定される。【選択図】図1
請求項（抜粋）：
第1の電極と第2の電極とを有する半導体整流素子と、
第1の主電極と第2の主電極とゲート電極とを有するユニポーラ型電界効果トランジスタであって、前記第1の主電極が前記半導体整流素子の前記第2の電極に接続され、前記ゲート電極が前記半導体整流素子の前記第1の電極に接続され、前記半導体整流素子の前記第1の電極と前記電界効果トランジスタの前記第2の主電極との間に前記半導体整流素子を順バイアスする向きの電圧が印加された時にオン状態になる特性を有し、且つ前記電界効果トランジスタがオン状態の時において前記ゲート電極と前記第2の主電極との間を流れる電流が前記半導体整流素子の前記第1の電極と前記第2の電極との間を流れる電流よりも小さく、且つ前記半導体整流素子の前記第1の電極と前記電界効果トランジスタの前記第2の主電極との間に前記半導体整流素子を逆バイアスする向きの電圧が印加された時における前記電界効果トランジスタの前記第2の主電極と前記ゲート電極との間の耐圧が前記半導体整流素子の耐圧よりも高くなるように形成されている電界効果トランジスタと
を備えていることを特徴とする複合半導体装置。
IPC (2件)：
FI (1件)：
Fターム (3件)：
5H007AA06
, 5H007CA01
, 5H007CB05
出願人引用 (11件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
