特許
J-GLOBAL ID:200903031156439930
MIS電界効果トランジスタ及びその製造方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2000-318802
公開番号(公開出願番号):特開2002-124682
出願日: 2000年10月19日
公開日(公表日): 2002年04月26日
要約:
【要約】【目的】SOI構造の完全チャネル制御型のMIS電界効果トランジスタの形成【構成】半導体基板1上に酸化膜2を介して設けられ且つ島状に絶縁分離された半導体層(SOI基板)3の対向する2側面(チャネル長方向の2側面)に接して一対の導電膜(メタルソースドレイン領域)7が設けられ、メタルソースドレイン領域7との接触部のSOI基板3に一対の高濃度及び低濃度のソースドレイン領域(5、6)が設けられ、メタルソースドレイン領域7と絶縁分離して、SOI基板3の周囲(上下面及びチャネル幅方向の2側面)がゲート酸化膜(SiO2/Ta2O5 )8を介して設けられたバリアメタル(TiN )9を有するゲート電極(Al)10により包囲された構造に形成されたチャネル領域完全包囲型ゲート電極構造を有するMIS電界効果トランジスタ。
請求項(抜粋):
SOI基板の対向する2側面(チャネル長方向の2側面)を、前記SOI基板の対向する2側面(チャネル長方向の2側面)に設けられた不純物ソースドレイン領域に接して設けられた一対の導電膜(メタルソースドレイン領域)により包囲され、前記SOI基板の残りの4面(上下面及びチャネル幅方向の2側面)を、ゲート絶縁膜を介して設けられたゲート電極により包囲されていることを特徴とするMIS電界効果トランジスタ。
IPC (6件):
H01L 29/786
, H01L 21/265
, H01L 21/28 301
, H01L 21/28
, H01L 29/43
, H01L 21/336
FI (7件):
H01L 21/28 301 A
, H01L 21/28 301 L
, H01L 29/78 617 K
, H01L 21/265 F
, H01L 29/62 G
, H01L 29/78 616 K
, H01L 29/78 626 C
Fターム (81件):
4M104AA01
, 4M104AA09
, 4M104BB01
, 4M104BB14
, 4M104BB18
, 4M104BB30
, 4M104CC01
, 4M104CC05
, 4M104DD02
, 4M104DD04
, 4M104DD08
, 4M104DD16
, 4M104DD19
, 4M104DD28
, 4M104DD37
, 4M104DD43
, 4M104DD55
, 4M104DD66
, 4M104DD75
, 4M104DD91
, 4M104EE03
, 4M104EE14
, 4M104EE15
, 4M104EE16
, 4M104FF02
, 4M104FF04
, 4M104FF06
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104FF27
, 4M104GG08
, 4M104GG20
, 4M104HH14
, 4M104HH16
, 5F110AA02
, 5F110AA03
, 5F110AA04
, 5F110AA06
, 5F110AA08
, 5F110AA09
, 5F110AA14
, 5F110BB04
, 5F110CC10
, 5F110DD05
, 5F110DD13
, 5F110DD30
, 5F110EE01
, 5F110EE03
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE22
, 5F110FF01
, 5F110FF02
, 5F110FF09
, 5F110GG02
, 5F110GG28
, 5F110GG29
, 5F110GG30
, 5F110GG32
, 5F110GG52
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ22
, 5F110HK04
, 5F110HK34
, 5F110HL01
, 5F110HL04
, 5F110HL06
, 5F110HL12
, 5F110HL23
, 5F110HM15
, 5F110NN02
, 5F110NN04
, 5F110NN25
, 5F110NN62
, 5F110NN65
, 5F110QQ11
, 5F110QQ17
引用特許:
前のページに戻る