特許
J-GLOBAL ID:200903041033820244
薄膜トランジスタ基板、および表示デバイス
発明者:
,
出願人/特許権者:
代理人 (4件):
植木 久一
, 菅河 忠志
, 二口 治
, 伊藤 浩彰
公報種別:公開公報
出願番号(国際出願番号):特願2007-163093
公開番号(公開出願番号):特開2009-004518
出願日: 2007年06月20日
公開日(公表日): 2009年01月08日
要約:
【課題】バリアメタル層を省略しても優れたTFT特性を発揮し得、ソース-ドレイン電極をTFTの半導体層に直接かつ確実に接続することができる技術を提供する。【解決手段】薄膜トランジスタの半導体層33と、ソース-ドレイン電極28,29とを有する薄膜トランジスタ基板において、ソース-ドレイン電極28,29は、酸素を含有する酸素含有層28a、29aと、純CuまたはCu合金の薄膜28b、29bとからなっている。酸素含有層を構成する酸素の一部若しくは全部は、薄膜トランジスタの半導体層33のSiと結合している。また、純CuまたはCu合金の薄膜28b、29bは、酸素含有層28a、29aを介して薄膜トランジスタの半導体層33と接続している。【選択図】図7
請求項(抜粋):
薄膜トランジスタの半導体層と、ソース-ドレイン電極とを有する薄膜トランジスタ基板において、
前記ソース-ドレイン電極は、酸素を含有する酸素含有層と、純CuまたはCu合金の薄膜とからなり、
前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のSiと結合しており、
前記純CuまたはCu合金の薄膜は、前記酸素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板。
IPC (5件):
H01L 29/786
, H01L 21/28
, H01L 29/417
, G02F 1/134
, G02F 1/136
FI (6件):
H01L29/78 616V
, H01L29/78 616U
, H01L21/28 301R
, H01L29/50 M
, G02F1/1343
, G02F1/1362
Fターム (53件):
2H092GA12
, 2H092GA17
, 2H092JA24
, 2H092JA27
, 2H092JA36
, 2H092JA40
, 2H092JA41
, 2H092JA44
, 2H092KA06
, 2H092KA09
, 4M104AA09
, 4M104BB04
, 4M104BB16
, 4M104CC01
, 4M104FF13
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH04
, 4M104HH08
, 5F110AA03
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE23
, 5F110EE44
, 5F110FF03
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG24
, 5F110GG28
, 5F110GG29
, 5F110GG33
, 5F110GG35
, 5F110GG45
, 5F110HK01
, 5F110HK02
, 5F110HK06
, 5F110HK09
, 5F110HK18
, 5F110HK22
, 5F110HK25
, 5F110HK31
, 5F110HK33
, 5F110HK35
, 5F110NN02
, 5F110NN24
引用特許:
出願人引用 (11件)
全件表示
審査官引用 (1件)
前のページに戻る