特許
J-GLOBAL ID：200903041879819893
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2008-014408
公開番号（公開出願番号）：特開2009-176975
出願日： 2008年01月25日
公開日（公表日）： 2009年08月06日
要約：
【課題】金属シリサイド層の電気的特性のばらつきを低減することにより、半導体素子の信頼性および製造歩留まりを向上させることのできる技術を提供する。【解決手段】半導体基板1上にニッケル-白金合金膜を形成した後、熱処理温度が210〜310°Cの1回目の熱処理をヒータ加熱装置で行うことで、ニッケル-白金合金膜とシリコンとを反応させて(PtNi)2Si相の白金添加ニッケルシリサイド層33を形成する。続いて未反応のニッケル-白金合金膜を除去した後、1回目の熱処理よりも熱処理温度が高い2回目の熱処理を行い、PtNiSi相の白金添加ニッケルシリサイド層33を形成する。1回目の熱処理の昇温速度は10°C/秒以上(例えば30〜250°C/秒)とし、2回目の熱処理の昇温速度は10°C/秒以上(例えば10〜250°C/秒)とする。【選択図】図17
請求項（抜粋）：
(a)単結晶シリコンからなる半導体基板を準備する工程、
(b)前記半導体基板に半導体領域を形成する工程、
(c)前記半導体領域上を含む前記半導体基板上にニッケルと白金との合金膜を形成する工程、
(d)1回目の熱処理を行って前記合金膜と前記半導体領域とを反応させて、(PtNi)2Si相の白金添加ニッケルシリサイド層を形成する工程、
(e)前記(d)工程後に、未反応の前記合金膜を除去し、前記半導体領域上に前記(PtNi)2Si相の白金添加ニッケルシリサイド層を残す工程、
(f)前記(e)工程後に、前記1回目の熱処理よりも熱処理温度が高い2回目の熱処理を行って、PtNiSi相の白金添加ニッケルシリサイド層を形成する工程、
を有し、
前記(d)工程の前記1回目の熱処理の昇温速度は10°C/秒以上であり、前記(f)工程の前記2回目の熱処理の昇温速度は10°C/秒以上であることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/28
, H01L 21/320
, H01L 23/52
H01L21/28 301S
, H01L21/88 Q
4M104AA01
, 4M104BB01
, 4M104BB19
, 4M104BB21
, 4M104CC01
, 4M104DD02
, 4M104DD23
, 4M104DD37
, 4M104DD78
, 4M104DD80
, 4M104DD84
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033KK11
, 5F033KK21
, 5F033KK25
, 5F033KK32
, 5F033KK33
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ12
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ70
, 5F033QQ73
, 5F033QQ81
, 5F033QQ82
, 5F033QQ94
, 5F033QQ98
, 5F033RR04
, 5F033RR06
, 5F033SS15
, 5F033WW03
出願人引用 (10件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
