特許
J-GLOBAL ID:200903048342412244
DRAMセルキャパシタの製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
志賀 正武 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-118744
公開番号(公開出願番号):特開平11-330404
出願日: 1999年04月26日
公開日(公表日): 1999年11月30日
要約:
【要約】【課題】 DRAMセルキャパシタの製造方法を提供する。【解決手段】 半導体基板100上に形成された第1絶縁膜108がエッチングされてストレージコンタクトホール114が形成され、ストレージコンタクトホール120が第1導電物質で充填されてストレージコンタクトプラグ116が形成される。ストレージコンタクトプラグ116を含んで第1絶縁膜108上に第2絶縁膜110が形成され、第2絶縁膜110上にストレージノード形成領域が定義されてストレージノードマスクが形成される。ストレージノードマスクが使用されて第2絶縁膜110と第1絶縁膜108がエッチングされるが、ストレージコンタクトプラグ116の少なくとも上部表面が露出される時までエッチングされてオープニングが形成される。そしてオープニングが第2導電物質で充填されてストレージノード124aが形成される。
請求項(抜粋):
半導体基板上に形成された第1絶縁膜をエッチングしてストレージコンタクトホールを形成する工程と、前記ストレージコンタクトホールを第1導電物質で充填してストレージコンタクトプラグを形成する工程と、前記ストレージコンタクトプラグを含んで第1絶縁膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜上にストレージノード形成領域を定義してストレージノードマスクを形成する工程と、前記ストレージノードマスクを使用して前記第2絶縁膜と第1絶縁膜をエッチングし、前記ストレージコンタクトプラグ122の少なくとも上部表面が露出される時までエッチングしてオープニングを形成する工程と、前記オープニングを第2導電物質で充填してストレージノードを形成する工程とを含むことを特徴とするDRAMセルキャパシタの製造方法。
IPC (2件):
H01L 27/108
, H01L 21/8242
引用特許:
審査官引用 (13件)
-
特表平7-508136
-
特表平7-508136
-
導電体の形成方法
公報種別:公開公報
出願番号:特願平6-229630
出願人:株式会社日立製作所
全件表示
前のページに戻る