特許
J-GLOBAL ID：200903059025846370
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-119791
公開番号（公開出願番号）：特開2006-100779
出願日： 2005年04月18日
公開日（公表日）： 2006年04月13日
要約：
【課題】低コストの製造プロセスを用いて、高良品率で、オン電圧-ターンオフ損失トレードオフおよびオン電圧-耐圧トレードオフの非常に良好なIGBT等の半導体装置を得ること。【解決手段】n-SiC基板29上に酸化膜21を選択的に形成する。この酸化膜21上にゲートポリシリコン22を形成する。ゲートポリシリコン22の表面をゲート酸化膜23で覆い、ゲート酸化膜23の表面を、n-ドリフト層よりも高濃度にn型ドープされたカソード膜24で覆う。このカソード膜24において、n-SiC基板29と接触する部分が高濃度のn+バッファ領域25となり、その隣にpベース領域27を形成し、さらにその隣にn+ソース領域26を形成する。カソード膜24の上に選択的に層間絶縁膜28を形成し、その上にエミッタ電極30を形成する。【選択図】 図3
請求項（抜粋）：
第1導電型SiC基板の第1の主面を選択的に覆う第1の絶縁膜と、
前記第1の絶縁膜上に設けられた多結晶半導体領域と、
前記多結晶半導体領域の周囲を囲む第2の絶縁膜と、
前記第1の絶縁膜の窓部において前記SiC基板に接触する第1の第1導電型半導体領域と、
前記第1の絶縁膜の窓部の外側において前記第2の絶縁膜の上に設けられた第2の第1導電型半導体領域と、
前記第1の第1導電型半導体領域と前記第2の第1導電型半導体領域との間の前記第2の絶縁膜の上に設けられた第1の第2導電型半導体領域と、
前記第2の第1導電型半導体領域および前記第1の第2導電型半導体領域の両方に接触する第1の電極と、
前記第1の電極と前記第1の第1導電型半導体領域との間に設けられた第3の絶縁膜と、
前記SiC基板の第2の主面に沿って設けられた第2の第2導電型半導体領域と、
前記第2の第2導電型半導体領域に接触する第2の電極と、
を備えることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 29/12
, H01L 29/739
H01L29/78 652T
, H01L29/78 652B
, H01L29/78 652C
, H01L29/78 652K
, H01L29/78 655A
, H01L29/78 655Z
出願人引用 (15件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
