特許
J-GLOBAL ID：200903063743299857

半導体装置およびその製造方法

発明者：
西田 彰男

西田 彰男 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-189648
公開番号（公開出願番号）：特開2008-021675
出願日： 2006年07月10日
公開日（公表日）： 2008年01月31日
要約：
【課題】トレンチ分離構造を採用する半導体装置において、選択的に空洞部を形成することにより、結晶欠陥による弊害を効果的に抑制して、信用性の向上が図られた半導体装置およびその製造方法を提供する。【解決手段】本発明にかかる半導体装置は、主表面を有する半導体基板1と、半導体基板1の主表面に形成された第1凹部10Aと、該第1凹部10A内に形成された第1分離絶縁膜20Aと、分離絶縁膜20A内に形成された空隙部AGとを有する第1分離領域30Aと、半導体基板1の主表面に形成され、第1凹部10Aの幅より幅広の第2凹部10Bと、該第2凹部10B内に充填された第2分離絶縁膜20Bとを有する第2分離領域30Bとを備える。【選択図】図2
請求項（抜粋）：
主表面を有する半導体基板と、 前記半導体基板の主表面に形成された第1凹部と、該第1凹部内に形成された第1分離絶縁膜と、前記分離領域内に形成された空隙部とを有する第1分離領域と、 前記半導体基板の主表面に形成され、前記第1凹部の幅より幅広の第2凹部と、該第2凹部内に充填された第2分離絶縁膜とを有する第2分離領域と、 を備えた半導体装置。
IPC (9件)：
H01L 21/76 ,  H01L 21/764 ,  H01L 27/08 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/11 ,  H01L 27/10
FI (7件)：
H01L21/76 L ,  H01L21/76 A ,  H01L27/08 331A ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 381 ,  H01L27/10 481
Fターム (55件)：
5F032AA35 ,  5F032AA45 ,  5F032AA46 ,  5F032AA66 ,  5F032AA69 ,  5F032AA77 ,  5F032AC02 ,  5F032BA02 ,  5F032BA05 ,  5F032BB06 ,  5F032CA03 ,  5F032CA17 ,  5F032DA02 ,  5F032DA24 ,  5F032DA26 ,  5F032DA78 ,  5F048AA04 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB03 ,  5F048BB05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF03 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048BG14 ,  5F048DA25 ,  5F083BS27 ,  5F083BS48 ,  5F083EP02 ,  5F083EP22 ,  5F083EP55 ,  5F083EP56 ,  5F083EP63 ,  5F083EP68 ,  5F083JA04 ,  5F083LA01 ,  5F083NA01 ,  5F083PR21 ,  5F083ZA03 ,  5F083ZA28 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD21 ,  5F101BD27 ,  5F101BD35 ,  5F101BH02
引用特許：
出願人引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM