特許
J-GLOBAL ID：200903067687514516
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2003-428888
公開番号（公開出願番号）：特開2005-191172
出願日： 2003年12月25日
公開日（公表日）： 2005年07月14日
要約：
【課題】 高速化、低消費電力化、大容量化が可能なメモリシステムを提供する。【解決手段】 複数のDRAMチップが積層されたCOC DRAM6を、インタポーザ7を用いてマザーボード5に実装する。インタポーザは、Si部10とPCB部11とを含む。Si部はSi基板と配線が形成された絶縁層部とを有し、PCB部はSi部に形成された信号配線のためのレファレンスプレーンを有する。チップセットとCOC DRAM6との間の配線トポロジーは、全信号に関して同一とする。【選択図】 図1
請求項（抜粋）：
チップセットが搭載されたマザーボードと、当該マザーボードに実装され、かつ前記チップセットに接続されるメモリ部とを備える半導体集積回路装置において、
前記メモリ部として複数のDRAMチップを互いに積層した積層DRAMを用い、
前記積層DRAMを前記マザーボードに実装するためにインタポーザを用いる、
ことを特徴とする半導体集積回路装置。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (15件)
全件表示
審査官引用 (2件)
前のページに戻る
