特許
J-GLOBAL ID：200903068185832812

半導体装置およびその製造方法

発明者：
根本 道生

根本 道生 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2007-049086
公開番号（公開出願番号）：特開2008-211148
出願日： 2007年02月28日
公開日（公表日）： 2008年09月11日
要約：
【課題】高速での動作時にも低損失な半導体装置を提供すること。【解決手段】半導体装置は、N-ドリフト層1、フィールドストップ層3、Pコレクタ層4、コレクタ電極9、Pベース層2、N+エミッタ領域8、ゲート絶縁膜6とゲート電極7とからなるMOSゲート構造、エミッタ電極5を備える。N-ドリフト層1には熱平衡密度以上のフレンケル欠陥が導入されており、N-ドリフト層1における電子のライフタイムと正孔のライフタイムとの和が0.1μs以上60μs以下となっている。また、N-ドリフト層1の深さ方向の厚さとフィールドストップ層3の深さ方向の厚さとの和は、N-ドリフト層1のフレンケル欠陥密度が熱平衡密度である場合の電子および正孔の拡散長よりも小さい。【選択図】図1
請求項（抜粋）：
第1導電型ドリフト層と、前記第1導電型ドリフト層の第1主面側の上に形成され前記第1導電型ドリフト層よりも不純物濃度が高い第1導電型フィールドストップ層と、前記第1導電型フィールドストップ層の上に形成され前記第1導電型ドリフト層よりも不純物濃度が高く、さらに前記第1導電型フィールドストップ層よりも厚さが薄い第2導電型コレクタ層と、前記第2導電型コレクタ層に接するコレクタ電極と、前記第1導電型ドリフト層の第2主面側の少なくとも一部に形成され前記第1導電型ドリフト層よりも不純物濃度が高い第2導電型ベース層と、前記第2導電型ベース層の表面に選択的に形成された第1導電型エミッタ領域と、前記第2導電型ベース層のうち前記第1導電型ドリフト層および前記第1導電型エミッタ領域に挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜に接するゲート電極とからなるMOSゲート構造と、前記第1導電型エミッタ領域と前記第2導電型ベース層とに接触するエミッタ電極と、を備える半導体装置であって、 前記第1導電型ドリフト層には熱平衡密度以上のフレンケル欠陥が導入されており、前記第1導電型ドリフト層における電子のライフタイムと正孔のライフタイムとの和が0.1μs以上60μs以下であり、 前記第1導電型ドリフト層の深さ方向の厚さと前記第1導電型フィールドストップ層の深さ方向の厚さとの和が、前記第1導電型ドリフト層のフレンケル欠陥密度が熱平衡密度である場合の電子および正孔の拡散長よりも小さいことを特徴とする半導体装置。
IPC (5件)：
H01L 29/739 ,  H01L 29/78 ,  H01L 27/04 ,  H01L 21/336 ,  H02M 7/538
FI (7件)：
H01L29/78 655B ,  H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 657D ,  H01L29/78 658H ,  H01L29/78 658A ,  H02M7/5387 Z
Fターム (7件)：
5H007AA03 ,  5H007BB06 ,  5H007CA01 ,  5H007CB05 ,  5H007CC01 ,  5H007CC12 ,  5H007CC23
引用特許：
出願人引用 (4件)
  • 高い逆方向電圧用のパワー半導体素子
    公報種別：公表公報   出願番号：特願2000-560623   出願人：インフィネオンテクノロジースアクチエンゲゼルシャフト
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-395241   出願人：株式会社東芝
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-060419   出願人：株式会社東芝
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM