半導体装置及びその作製方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-269036
公開番号（公開出願番号）：特開2009-099725
出願日： 2007年10月16日
公開日（公表日）： 2009年05月07日
要約：

【課題】不純物添加領域の表面に金属シリサイド層を設けつつ金属シリサイドがチャネル形成領域に侵入するのを確実に防止して、発熱及び消費電力が少なく且つ高い歩留りで作製することが可能な薄膜トランジスタ(半導体装置)及びその作製方法を提供すること。【解決手段】半導体装置の作製方法において、絶縁体上に形成した半導体膜にこの半導体膜の膜厚より小さい深さまで不純物を添加して不純物添加層を形成し、不純物添加層上に金属シリサイド層を形成した後、金属シリサイド層及び半導体膜をエッチングして凹部を形成し、この凹部の底部に位置する半導体膜の不純物が添加されていない層を薄膜化してチャネル形成領域とする。また、凹部内において薄膜化された不純物無添加層の上方に絶縁膜を介してゲート電極を形成する。【選択図】図1(j)

請求項（抜粋）：

半導体装置の作製方法であって、絶縁体上にシリコンを含む半導体材料からなる半導体膜を形成する工程と、前記半導体膜に、前記半導体膜の膜厚より小さい深さまで不純物を添加して不純物添加層を形成するとともに、前記不純物添加層の下に不純物が添加されない不純物無添加層が残るようにする工程と、前記半導体膜の上面に金属シリサイド層を形成する工程と、前記金属シリサイド層及び前記半導体膜をエッチングによりパターニングして、前記半導体装置のチャネル形成領域に対応する位置に前記不純物無添加層に達する凹部を形成するとともに、この凹部の底部に位置する前記半導体膜の部分を所望の厚さに薄膜化する工程と、前記薄膜化された半導体膜の前記部分を覆う絶縁膜を形成する工程と、前記薄膜化された半導体膜の前記部分の上方に前記絶縁膜を介してゲート電極を形成する工程とを有することを特徴とする半導体装置の作製方法。

IPC (4件)：

H01L 29/786 , H01L 21/28 , H01L 29/417 , H01L 21/336

FI (8件)：

H01L29/78 618D , H01L21/28 301S , H01L29/50 M , H01L29/78 616K , H01L29/78 616T , H01L29/78 616V , H01L29/78 617K , H01L29/78 627C

Fターム (75件)：

4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB20 , 4M104BB21 , 4M104BB25 , 4M104CC01 , 4M104DD02 , 4M104DD55 , 4M104DD78 , 4M104DD84 , 4M104FF27 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F110AA30 , 5F110BB01 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE32 , 5F110EE42 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110FF29 , 5F110GG02 , 5F110GG13 , 5F110GG22 , 5F110GG44 , 5F110HJ12 , 5F110HK05 , 5F110HK09 , 5F110HK14 , 5F110HK25 , 5F110HK27 , 5F110HK33 , 5F110HK39 , 5F110HK40 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL23 , 5F110HM15 , 5F110NN02 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN35 , 5F110NN36 , 5F110PP01 , 5F110PP03 , 5F110PP34 , 5F110QQ02 , 5F110QQ11 , 5F110QQ19

引用特許：

出願人引用 (14件)

電界効果トランジスタのチャネル領域へのシリサイドの侵入を防ぐための基板のアモルファス化
公報種別：公表公報出願番号：特願2000-588792 出願人：インテル・コーポレーション
半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-081185 出願人：日本電気株式会社
シリサイド膜の形成方法
公報種別：公開公報出願番号：特願2005-335765 出願人：沖電気工業株式会社

全件表示

審査官引用 (9件)

薄膜トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願平6-127114 出願人：カシオ計算機株式会社
特開平2-027769
SOI-MOS電界効果トランジスタ製造方法
公報種別：公開公報出願番号：特願2001-170062 出願人：株式会社ハイニックスセミコンダクター

全件表示

前のページに戻る