特許
J-GLOBAL ID：200903076508311836

半導体装置およびその製造方法

発明者：
山口 欣秀

山口 欣秀 について

, 
天明 浩之

天明 浩之 について

, 
井上 康介

井上 康介 について

, 
大録 範行

大録 範行 について

, 
宝蔵寺 裕之

宝蔵寺 裕之 について

, 
角田 重晴

角田 重晴 について

, 
諫田 尚哉

諫田 尚哉 について

, 
皆川 円

皆川 円 について

, 
安生 一郎

安生 一郎 について

, 
西村 朝雄

西村 朝雄 について

, 
氏家 健二

氏家 健二 について

, 
矢島 明

矢島 明 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-333529
公開番号（公開出願番号）：特開2002-016197
出願日： 2000年10月27日
公開日（公表日）： 2002年01月18日
要約：
【要約】【課題】本発明の目的は、アンダーフィルの不要なフリップチップ接続を可能とする半導体装置を実現することにある。【解決手段】本発明は、上記目的を達成するために、複数個の半導体素子が形成されたウェーハの上であって第一の半導体素子と第二の半導体素子とにまたがりかつ該第一の半導体素子の一部と該第二の半導体素子の一部とを含む領域に絶縁層を形成する工程と、該絶縁層の上に外部接続端子を形成する工程と、該第一の半導体素子と該第二の半導体素子との間において該絶縁層を除去する工程と、該絶縁層を除去した領域において該ウェーハを切断する工程を有するものである。
請求項（抜粋）：
半導体素子と、該半導体素子の上に形成された絶縁層と、該絶縁層の上に形成された外部接続端子と、該絶縁層の上に形成され、かつ、該外部接続端子と該半導体素子の回路電極を電気的に接続する配線を有し、該絶縁層の少なくとも1つの対向する傾斜部の角度が異なることを特徴とする半導体装置。
IPC (6件)：
H01L 23/29 ,  H01L 23/31 ,  H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/12 501 ,  H01L 23/12
FI (6件)：
H01L 21/56 E ,  H01L 21/60 311 S ,  H01L 23/12 501 S ,  H01L 23/12 501 C ,  H01L 23/12 501 P ,  H01L 23/30 B
Fターム (20件)：
4M109AA02 ,  4M109BA05 ,  4M109CA12 ,  4M109DB16 ,  4M109DB17 ,  4M109EA02 ,  4M109EA07 ,  4M109EA10 ,  4M109EB14 ,  4M109EE02 ,  5F044KK02 ,  5F044LL00 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19 ,  5F061AA02 ,  5F061BA05 ,  5F061CA12 ,  5F061CB13 ,  5F061DE03
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM