特許
J-GLOBAL ID：200903098732869234
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-056374
公開番号（公開出願番号）：特開平11-261027
出願日： 1998年03月09日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 集積回路に内蔵させる容量素子そのものの面積を小さくすること、容量素子を形成するに必要な周辺部の面積を小さくすることを目的とする。【解決手段】 容量素子15を形成する領域に絶縁性の凸部21が形成されており、この凸部21を覆って容量素子15の下電極12、容量絶縁膜13および上電極14を設けたものであり、容量絶縁膜13が凸部の側壁にまで形成された構成とすることにより、平面的な面積を増大させることなく見かけ上の面積を大きくすることができる。
請求項（抜粋）：
複数個のトランジスタを含む集積回路が作り込まれた半導体基板と、前記半導体基板を覆う第1の保護絶縁膜と、前記第1の保護絶縁膜の上面の一部に形成された絶縁性の凸部と、前記凸部と前記第1の保護絶縁膜を貫通し前記トランジスタの電極に達する第1のコンタクト孔と、前記第1のコンタクト孔を埋めて形成された導電性のプラグと、前記導電性のプラグを覆いかつ凸部の外周を越えて形成された下電極と、前記下電極を覆って形成された強誘電体膜からなる容量絶縁膜と、前記容量絶縁膜の上に形成された上電極と、前記上電極を覆って形成された第2の保護絶縁膜と、前記第2の保護絶縁膜を貫通し前記上電極に達する第2のコンタクト孔と、前記第2のコンタクト孔を介して前記上電極に接続された電極配線とを有する半導体装置。
IPC (6件)：
H01L 27/108
, H01L 21/8242
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 651
, H01L 27/10 434
, H01L 29/78 371
