扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム

発明者： , , ,
出願人/特許権者：
代理人 (3件)：伊東忠彦 , 大貫進介 , 伊東忠重
公報種別：公開公報
出願番号（国際出願番号）：特願2012-060023
公開番号（公開出願番号）：特開2012-151487
出願日： 2012年03月16日
公開日（公表日）： 2012年08月09日
要約：

【課題】プリント回路基板表面実装部品のための扁平はんだグリッド配列を提供する。【解決手段】スタンドオフ接触配列は、フリップフロップパッケージの実装基板とボードとの間に配置される(410)。このスタンドオフ接触配列は、実装基板上の扁平なはんだバンプをボード上の扁平なはんだペーストと結合する(430)ことによって、形成可能である。その後に、スタンドオフ接触配列は、実装基板上の扁平なはんだバンプに対してボード上の扁平なはんだペーストをリフローする(440)ことによって、形成される。【選択図】図4

請求項（抜粋）：

マイクロ電子デバイス実装基板とボードとの間に接触スタッドを作る段階を有し、前記接触スタッドは、100μmから200μmの範囲にある高さを有し、前記実装基板及び前記ボードは、接触スタッド高さ/ボンドパッド幅である0.3から0.5のスタンドオフ比を示す、処理方法。

IPC (3件)：

H01L 21/60 , H05K 3/34 , H05K 1/14

FI (3件)：

H01L21/60 311Q , H05K3/34 505F , H05K1/14 A

Fターム (18件)：

5E319AA03 , 5E319AB05 , 5E319AC01 , 5E319BB05 , 5E319BB07 , 5E319BB08 , 5E319CC33 , 5E319CD26 , 5E319CD60 , 5E344AA02 , 5E344AA22 , 5E344BB02 , 5E344CC24 , 5E344CD09 , 5E344DD03 , 5F044KK17 , 5F044LL01 , 5F044RR01

引用特許：

審査官引用 (11件)

エリアアレイ型半導体パッケージ
公報種別：公開公報出願番号：特願2000-239113 出願人：キヤノン株式会社
部品内蔵配線板
公報種別：公開公報出願番号：特願2005-261813 出願人：大日本印刷株式会社
半導体装置
公報種別：公開公報出願番号：特願平8-242085 出願人：株式会社東芝

全件表示

前のページに戻る