特許
J-GLOBAL ID：201303046735239447
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：特許公報
出願番号（国際出願番号）：特願2012-013908
公開番号（公開出願番号）：特開2012-124507
特許番号：特許第5311521号
出願日： 2012年01月26日
公開日（公表日）： 2012年06月28日
請求項（抜粋）：
【請求項1】 半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
(a)前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタを覆うように、第1の膜を形成する工程、
(b)前記(a)工程後に、前記pチャネル導電型電界効果トランジスタ上の前記第1の膜に対して、イオン注入法によって選択的に不純物を打ち込む工程、
(c)前記(b)工程後に、前記第1の膜上に層間絶縁膜を形成する工程、
を有し、
前記nチャネル型電界効果トランジスタの動作時に、前記nチャネル型電界効果トランジスタのソース領域とドレイン領域との間に流れる電流が増加するように、前記nチャネル導電型電界効果トランジスタのチャネル形成領域には、前記nチャネル導電型電界効果トランジスタ上の前記第1の膜によって、主として、前記nチャネル型電界効果トランジスタのゲート電極のゲート長方向に引張応力が発生しており、
前記(b)工程によって、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する引張応力は、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する引張応力よりも小さくなっていることを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 23/532 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 21/283 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
H01L 27/08 321 C
, H01L 21/90 K
, H01L 21/283 B
, H01L 21/90 M
, H01L 29/78 301 N
