特許
J-GLOBAL ID：201403014524342819

半導体装置

発明者：
高田 賢治

高田 賢治 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2012-224218
公開番号（公開出願番号）：特開2014-078557
出願日： 2012年10月09日
公開日（公表日）： 2014年05月01日
要約：
【課題】基板の反りが抑制された半導体装置を提供すること。【解決手段】実施形態に係る半導体装置は、半導体層と、電極と、絶縁部と、を備える。前記半導体層は、第1面を有する。前記電極は、前記半導体層の前記第1面の上に設けられる。前記絶縁部は、第1層と、第2層と、を有する。前記第1層は、前記半導体層の前記第1面の上において前記電極を覆う。前記第1層は、前記第1面に沿った第1内部応力を有する。前記第2層は、前記第1層の上に設けられる。前記第2層は、前記第1内部応力とは反対向きの第2内部応力を有する。【選択図】図1
請求項（抜粋）：
第1面を有する半導体層と、 前記半導体層の前記第1面の上に設けられた電極と、 前記半導体層の前記第1面の上において前記電極を覆い前記第1面に沿った第1内部応力を有する第1層と、前記第1層の上に設けられ前記第1内部応力とは反対向きの第2内部応力を有する第2層と、を有する絶縁部と、 を備えた半導体装置。
IPC (8件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 29/06 ,  H01L 21/316
FI (8件)：
H01L29/80 H ,  H01L29/78 301B ,  H01L29/78 301N ,  H01L29/78 618B ,  H01L29/78 619A ,  H01L29/06 301F ,  H01L21/316 X ,  H01L21/316 Y
Fターム (81件)：
5F058BA04 ,  5F058BC02 ,  5F058BC08 ,  5F058BC11 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BF07 ,  5F058BF12 ,  5F058BF14 ,  5F058BF15 ,  5F058BJ03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ03 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR12 ,  5F102GS09 ,  5F102GV03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC15 ,  5F110AA30 ,  5F110CC01 ,  5F110DD04 ,  5F110EE02 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110GG04 ,  5F110GG19 ,  5F110GG24 ,  5F110GG42 ,  5F110HK03 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HM12 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN28 ,  5F110NN34 ,  5F110NN35 ,  5F140AA00 ,  5F140BA02 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA09 ,  5F140BA16 ,  5F140BA17 ,  5F140BD04 ,  5F140BD07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF05 ,  5F140BG30 ,  5F140BH30 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BK29 ,  5F140CA02 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC09 ,  5F140CC11 ,  5F140CC13
引用特許：
審査官引用 (16件)
全件表示

前のページに戻る

TOP

BOTTOM