特許
J-GLOBAL ID：201603005530329910

半導体装置の製造方法

発明者：
鳥羽 功一

鳥羽 功一 について

, 
茶木原 啓

茶木原 啓 について

, 
川嶋 祥之

川嶋 祥之 について

, 
齊藤 健太郎

齊藤 健太郎 について

, 
橋本 孝司

橋本 孝司 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (4件)： 筒井 大和 ,  菅田 篤志 ,  筒井 章子 ,  坂次 哲也
公報種別：特許公報
出願番号（国際出願番号）：特願2013-040061
公開番号（公開出願番号）：特開2014-168024
特許番号：特許第6022377号
出願日： 2013年02月28日
公開日（公表日）： 2014年09月11日
請求項（抜粋）：
【請求項1】 (a)第1領域に形成された第1MISFETおよび第2領域に形成された第2MISFETを有する半導体基板を準備する工程、 (b)前記第1MISFETおよび前記第2MISFETの上部に第1絶縁膜を形成する工程、 (c)前記第1絶縁膜上に第2絶縁膜を形成する工程、 (d)前記第2領域の前記第2絶縁膜を除去する工程、 (e)前記(d)工程の後、熱処理を施すことにより、前記第1MISFETに応力を印加する工程、を有し、 前記第1MISFETのゲート長は、前記第2MISFETのゲート長より小さい、半導体装置の製造方法。
IPC (11件)：
H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 27/10 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 21/768 ( 200 6.01) ,  H01L 23/532 ( 200 6.01) ,  H01L 29/78 ( 200 6.01)
FI (6件)：
H01L 27/08 102 B ,  H01L 27/10 434 ,  H01L 27/10 481 ,  H01L 29/78 371 ,  H01L 21/90 M ,  H01L 29/78 301 Y
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM