特許
J-GLOBAL ID：201603015854918948
半導体装置のテスト方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願2012-182776
公開番号（公開出願番号）：特開2012-247435
特許番号：特許第5864382号
出願日： 2012年08月21日
公開日（公表日）： 2012年12月13日
請求項（抜粋）：
【請求項1】 (a)メモリを内蔵した第1半導体チップとマイクロコンピュータを内蔵した第2半導体チップとを混載した複数の第1半導体装置、複数の第2半導体装置、および複数の第3半導体装置を準備する工程と、
(b)前記複数の第1半導体装置を第1テストボードの複数のソケットのそれぞれに装着する工程と、
(c)前記(b)工程の後、前記第1テストボードを恒温槽のテストボード1枚処理に対応した第1スロットに導入する工程と、
(d)前記(c)工程の後、前記複数の第1半導体装置のそれぞれの前記第1半導体チップをテストする工程と、
(e)前記(b)工程の後、前記複数の第2半導体装置を第2テストボードの複数のソケットのそれぞれに装着する工程と、
(f)前記(e)工程の後、前記第2テストボードを前記恒温槽のテストボード1枚処理に対応した第2スロットに導入する工程と、
(g)前記(f)工程の後、前記複数の第2半導体装置のそれぞれの前記第1半導体チップをテストする工程と、
(h)前記複数の第1半導体装置のテストが完了し、前記第2テストボードが前記恒温槽の前記第2スロットに導入されている状態で前記第1テストボードを前記恒温槽の前記第1スロットから取り外す工程と、
(i)前記(h)工程の後、前記第1テストボードの前記複数のソケットのそれぞれから前記複数の第1半導体装置を取り外す工程と、
(j)前記(i)工程の後、前記第1テストボードの前記複数のソケットのそれぞれに前記複数の第3半導体装置を装着する工程と、
(k)前記(j)工程の後、前記第1テストボードを前記恒温槽の前記第1スロットに導入する工程と、
(l)前記(k)工程の後、前記複数の第3半導体装置のそれぞれの前記第1半導体チップをテストする工程と、を有する、半導体装置のテスト方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
