半導体装置およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：酒井昭徳
Gazette classification：公表公報
Application number (International application number)：2007541232
Publication number (International publication number)：2008532257
Application date： Feb. 28, 2006
Publication date： Aug. 14, 2008
Summary：

【課題】高耐圧で、優れた熱性能と高いラッチアップ耐量と低いオン抵抗を有する半導体装置を得ること。【解決手段】n-ドリフト層3とその上の第1のn領域7の間に埋め込み絶縁領域5を部分的に設けることによって、オン抵抗とオン電圧の増大を招くことなく、エミッタホール電流を制限し、ラッチアップしにくくする。埋め込み絶縁領域5とn-ドリフト層3の間にp領域4を設けることによって、デバイスがオフ状態のときにn-ドリフト層3が空乏化されやすくする。第1のn領域7とn-ドリフト層3の間に第2のn領域6を設けることによって、チャネル領域や第1のn領域7で生じた熱を、第2のn領域6、n-ドリフト層3およびnバッファ層2を介して、半導体基板であるp+コレクタ層1aに逃がす。【選択図】図1

Claim (excerpt)：

第1導電型ドリフト層と、前記第1導電型ドリフト層の上に、この第1導電型ドリフト層から離れて設けられ、前記第1導電型ドリフト層よりも抵抗率の低い第1の第1導電型領域と、前記第1の第1導電型領域と前記第1導電型ドリフト層の間に部分的に設けられた埋め込み絶縁領域と、前記埋め込み絶縁領域と前記第1導電型ドリフト層の間に同第1導電型ドリフト層に接して設けられた第2導電型領域と、前期第1の第1導電型領域に接して設けられた第2導電型ボディ領域と、前記第2導電型ボディ領域内に設けられた第1導電型低抵抗領域と、前記第2導電型ボディ領域内に設けられた第2導電型コンタクト領域と、前記第2導電型コンタクト領域と前記第1導電型低抵抗領域の両方に電気的に接続する表面電極と、前記第2導電型ボディ領域の、前記第1の第1導電型領域と前記第1導電型低抵抗領域の間の領域に接して設けられたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記第2導電型ボディ領域の反対側に設けられたゲート電極と、を備えることを特徴とする半導体装置。

IPC (4)：

H01L 29/78 , H01L 21/76 , H01L 29/739 , H01L 21/336

FI (4)：

H01L29/78 652G , H01L29/78 652R , H01L29/78 655A , H01L29/78 658F

Patent cited by the Patent：

Cited by applicant (3)

SOI-IGBT
Gazette classification：公表公報 Application number：特願平11-536623 Applicant：シーメンスアクチエンゲゼルシヤフト
絶縁ゲート型半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-103962 Applicant：株式会社豊田中央研究所
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-150230 Applicant：株式会社豊田中央研究所

Cited by examiner (9)

パワー半導体素子
Gazette classification：公開公報 Application number：特願平8-260057 Applicant：アーベーベーマネージメントアクチェンゲゼルシャフト
絶縁ゲート付き電力用半導体素子
Gazette classification：公開公報 Application number：特願平4-053880 Applicant：株式会社東芝
絶縁ゲート型半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-103962 Applicant：株式会社豊田中央研究所

Show all

Return to Previous Page