Pat
J-GLOBAL ID：200903074981223372

多層構造半導体装置

Inventor：
ジョン・レニー

About ジョン・レニー

, 
波多腰 玄一

About 波多腰 玄一

, 
斎藤 真司

About 斎藤 真司


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996156967
Publication number (International publication number)：1997139523
Application date： Jun. 18, 1996
Publication date： May. 27, 1997
Summary：
【要約】【課題】ZnSeおよびGaN系多層構造発光装置またはZnSe系ヘテロ構造FETのN-Nヘテロ界面に動作電流により生ずる過剰な電圧降下を低減し、装置の長寿命化を図る。【解決手段】過剰な電圧降下を生ずるN-Nヘテロ接合界面に、単数または複数のN形の中間層を設け、中間層の伝導帯の端のエネルギー値をその両面に隣接するN形化合物半導体の伝導帯の端のエネルギー値の中間にすることにより、前記N-Nヘテロ界面に生ずる過剰電圧降下を低減する。
Claim (excerpt)：
GaAsを含む第1のN形化合物半導体層と、ZnSeを含む第2のN形化合物半導体層と、前記第1と第2のN形化合物半導体層との間に設けられた、第3のN形化合物半導体層からなる、少なくとも1つの中間層であって、任意の1のN形中間層が有する伝導帯端のエネルギー準位が、その両面に隣接するN形化合物半導体の伝導帯端のエネルギー準位の中間の値である中間層とを具備することを特徴とする多層構造半導体装置。
IPC (4)：
H01L 33/00 ,  H01L 27/12 ,  H01L 29/205 ,  H01S 3/18
FI (5)：
H01L 33/00 D ,  H01L 33/00 C ,  H01L 27/12 G ,  H01S 3/18 ,  H01L 29/205
Patent cited by the Patent：
Cited by examiner (16)
Show all

Return to Previous Page

TOP

BOTTOM