特許
J-GLOBAL ID：200903006603202590

半導体装置

発明者：
小野瀬 秀勝

小野瀬 秀勝 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2006-121760
公開番号（公開出願番号）：特開2007-294716
出願日： 2006年04月26日
公開日（公表日）： 2007年11月08日
要約：
【課題】ダイオード内蔵型の接合FETにおいて、低いゲートバイアスでもブロッキング状態を維持でき、かつ大きな飽和電流を実現する。 【解決手段】n+SiC基板10をドレイン層、ドレイン層に接するn-SiC層11をドリフト層、ドリフト層上に形成されたn+SiC層12をソース層、ソース層からドリフト層の所定深さまでトレンチ溝を形成してドリフト層の一部をチャネル領域とし、トレンチ溝を充填するp型多結晶Siをゲート領域とする接合FETにおいて、チャネル片側のゲート領域をソース電極と短絡させてダイオードのpエミッタとする。【選択図】図1
請求項（抜粋）：
第一導電型の高濃度SiCドレイン層と、 前記ドレイン層に接する第一導電型の低濃度SiCドリフト層と、 前記ドリフト層上に形成された第一導電型の高濃度SiCソース層と、 前記ソース層から前記ドリフト層の所定深さまで形成されたトレンチ溝により前記ドリフト層の一部に形成されるチャネル領域と、 前記チャネル領域両側の前記トレンチ溝の側壁および底面部分に形成された第二導電型のゲート領域とを具備し、 前記チャネル領域の片側のゲート領域が前記ソース層と短絡されて成ることを特徴とする半導体装置。
IPC (4件)：
H01L 29/80 ,  H01L 21/337 ,  H01L 29/808 ,  H01L 27/095
FI (3件)：
H01L29/80 V ,  H01L29/80 C ,  H01L29/80 E
Fターム (13件)：
5F102FA01 ,  5F102FA03 ,  5F102GA14 ,  5F102GB04 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GR07 ,  5F102GR08 ,  5F102HC07 ,  5F102HC21 ,  5F102HC24
引用特許：
出願人引用 (1件)
  • 半導体開閉器
    公報種別：公開公報   出願番号：特願2001-049556   出願人：株式会社日立製作所
審査官引用 (12件)
  • 半導体開閉器
    公報種別：公開公報   出願番号：特願2001-049556   出願人：株式会社日立製作所
  • 半導体装置
    公報種別：公開公報   出願番号：特願2003-165150   出願人：株式会社東芝
  • 炭化珪素半導体装置
    公報種別：公開公報   出願番号：特願2004-289821   出願人：株式会社日立製作所, 株式会社デンソー
全件表示

前のページに戻る

TOP

BOTTOM