特許
J-GLOBAL ID:200903006673152272
半導体実装方法およびプリント回路基板
発明者:
,
,
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願2000-073191
公開番号(公開出願番号):特開2001-267366
出願日: 2000年03月16日
公開日(公表日): 2001年09月28日
要約:
【要約】【課題】 半導体素子をプリント回路基板に良好に接合できるようにする。【解決手段】 半導体素子1の電極2上に形成されたスタッドバンプ5とプリント回路基板3の電極4とを接合するに際し、スタッドバンプ5を電極4に押圧して電極4の表面に沿う形状に塑性変形させ、この塑性変形部において半導体素子1を電極4に接合させる。これにより、塑性変形したスタッドバンプ5によって、プリント回路基板3の反りを吸収できるとともに、電極4との接合面積を大きくすることができ、高品質なフリップチップ実装を実現できる。
請求項(抜粋):
半導体素子の電極上に形成された突起電極とプリント回路基板の基板電極とを接合するに際し、前記半導体素子の突起電極を前記基板電極に押圧して基板電極表面に沿う形状に塑性変形させ、この塑性変形部において前記半導体素子を前記基板電極に接合させることを特徴とする半導体実装方法。
IPC (2件):
H01L 21/60 311
, H05K 3/32
FI (3件):
H01L 21/60 311 S
, H05K 3/32 C
, H05K 3/32 B
Fターム (10件):
5E319AA03
, 5E319AB05
, 5E319AC11
, 5E319AC16
, 5E319CC11
, 5E319CC61
, 5F044KK01
, 5F044KK17
, 5F044LL07
, 5F044LL15
引用特許:
前のページに戻る