特許
J-GLOBAL ID:200903008629507015
チップ部品実装構造及びチップ部品実装方法
発明者:
,
出願人/特許権者:
代理人 (1件):
塚原 孝和
公報種別:公開公報
出願番号(国際出願番号):特願2004-009333
公開番号(公開出願番号):特開2005-203616
出願日: 2004年01月16日
公開日(公表日): 2005年07月28日
要約:
【課題】 極小のチップ部品の半田付け作業においても半田ボールの発生を抑制することができるチップ部品実装構造及びチップ部品実装方法を提供する。【解決手段】 チップ部品1は、素体10と外部電極11,11とを有した長さ×幅サイズ0.6mm×0.3mmの部品である。半田付けランド2は、プリント基板200上に形成されている電極パッド210をレジスト3で囲むことで形成され、平面視において楕円形状をなす。また、この半田付けランド2は、外部電極11の下面11aに包含される大きさに設定されている。チップ部品1は、このような半田付けランド2を覆うレジスト3の上面3a上に半田300にて固着されている。そして、半田ペースト300の量は、固化時において、素体10の下面10aがレジスト3の上面3aから5μm〜20μmだけ離れた状態になるように設定されている。【選択図】図1
請求項(抜粋):
基板の電極パッドの表面周縁部の少なくとも一部を覆うようにレジストを形成してなる半田付けランドに、チップ部品の素体の端部に設けられた外部電極を半田付けしてなるチップ部品実装構造であって、
上記チップ部品は、長さ×幅のサイズが0.6mm×0.3mm以下のチップ部品であり、
当該チップ部品の素体の下面が上記電極パッドの一部を覆うレジスト部分の上面から5μm〜20μmだけ離れた状態で、上記外部電極が上記半田付けランドに半田付けされている、
ことを特徴とするチップ部品実装構造。
IPC (2件):
FI (3件):
H05K1/18 J
, H05K3/34 501D
, H05K3/34 502D
Fターム (15件):
5E319AA03
, 5E319AB06
, 5E319AC01
, 5E319AC13
, 5E319BB05
, 5E319CC33
, 5E319CD06
, 5E319GG03
, 5E336AA04
, 5E336BB01
, 5E336BB11
, 5E336BC32
, 5E336CC51
, 5E336EE03
, 5E336GG06
引用特許:
出願人引用 (3件)
審査官引用 (14件)
全件表示
前のページに戻る