特許
J-GLOBAL ID：200903009863470822

半導体装置の製造方法

発明者：
三島 康由

三島 康由 について

, 
菅 勝行

菅 勝行 について

, 
竹井 美智子

竹井 美智子 について

, 
原 明人

原 明人 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-232546
公開番号（公開出願番号）：特開2001-060551
出願日： 1999年08月19日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】 表面の凹凸の少ない多結晶シリコン膜を形成することが可能な半導体装置の製造方法を提供する。【解決手段】 下地基板の表面上に多結晶シリコンからなる第1の層を形成する。第1の層の表面を、酸化シリコンをエッチングする環境下に置く。第1の層の表面が酸化シリコン膜で覆われている場合には、その酸化シリコン膜が除去される。第1の層に、シリコン結晶の再成長が起こるエネルギを与える。第1の層内でシリコンの固相成長が起こり、表面が平坦化される。
請求項（抜粋）：
下地基板の表面上に多結晶シリコンからなる第1の層を形成する工程と、前記第1の層の表面を、酸化シリコンをエッチングする環境下に置き、該第1の層の表面が酸化シリコン膜で覆われている場合には、その酸化シリコン膜を除去する工程と、前記第1の層に、シリコン結晶の再成長が起こるエネルギを与える工程とを有する半導体装置の製造方法。
IPC (3件)：
H01L 21/20 ,  H01L 29/786 ,  H01L 21/336
FI (2件)：
H01L 21/20 ,  H01L 29/78 627 G
Fターム (50件)：
5F052AA02 ,  5F052AA11 ,  5F052BA02 ,  5F052BA07 ,  5F052BB07 ,  5F052CA08 ,  5F052DA01 ,  5F052DA02 ,  5F052DB03 ,  5F052EA11 ,  5F052EA12 ,  5F052EA16 ,  5F052HA01 ,  5F052JA01 ,  5F110AA18 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE01 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL01 ,  5F110HL04 ,  5F110HL11 ,  5F110HM15 ,  5F110NN01 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110PP10 ,  5F110PP13 ,  5F110PP29 ,  5F110PP38 ,  5F110QQ09 ,  5F110QQ10 ,  5F110QQ11 ,  5F110QQ19
引用特許：
出願人引用 (1件) 審査官引用 (18件)
全件表示

前のページに戻る

TOP

BOTTOM