特許
J-GLOBAL ID：200903039409963365

半導体装置

発明者：
前田 就彦

前田 就彦 について

, 
榎木 孝知

榎木 孝知 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 高山 道夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-362426
公開番号（公開出願番号）：特開2006-173294
出願日： 2004年12月15日
公開日（公表日）： 2006年06月29日
要約：
【課題】 GaN系HFETにおいて、高利得が得られる10nm未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流低減効果とを実現することができ、しかも、高品質絶縁膜の作製が容易である、汎用性の高い絶縁膜を用いることができる半導体装置を提供する。【解決手段】 窒化物半導体を用いたHFET基板の表面に形成されたSi3N4膜41Aと、Si3N4膜41A上に形成されたSiO2膜41Bと、SiO2膜41B上に形成されたゲート電極42とを備えている。また、Si3N4膜41Aの膜厚が、0.28nm〜3nmであり、SiO2膜41Bの膜厚が、0.5nm〜7nmである。【選択図】 図1
請求項（抜粋）：
窒化物半導体を用いたHFET基板の表面に形成されたSi3N4膜(41A)と、 前記Si3N4膜(41A)上に形成されたSiO2膜(41B)と、 前記SiO2膜(41B)上に形成されたゲート電極(42)と、 を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338
FI (1件)：
H01L29/80 H
Fターム (12件)：
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR09 ,  5F102HC01
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM