特許
J-GLOBAL ID：200903040099219740

MOS半導体装置およびその製造方法

発明者：
大竹 誠治

大竹 誠治 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-115261
公開番号（公開出願番号）：特開2002-314065
出願日： 2001年04月13日
公開日（公表日）： 2002年10月25日
要約：
【要約】【課題】 MOSトランジスタにおいて、特に、ドレイン領域側におけるゲート下部の電界緩和を図り、かつ、ICの微細化による高集積化、能力向上等が要求されるMOS半導体装置およびその製造方法に関する。【解決手段】 このMOSトランジスタ31では、ゲート41下部のシリコン酸化膜において、第1および第2のシリコン酸化膜39、40を重ねることでドレイン領域43側のシリコン酸化膜を厚く形成する。この時、第1のシリコン酸化膜39を必要とする位置に最小限の領域で形成する。そのことで、ドレイン領域63側で電界緩和を図り、かつ、ICの微細化による高集積化、能力向上等を実現することができる。
請求項（抜粋）：
一導電型の半導体基板と、該基板表面に積層された逆導電型のエピタキシャル層と、該エピタキシャル層を貫通して島領域を形成している一導電型の分離領域と、前記分離領域上に形成されている前記島領域を素子間分離するLOCOS酸化膜と、前記島領域に形成されているMOSトランジスタとを備え、前記MOSトランジスタのゲートは、少なくとも膜厚の厚い部分と薄い部分とを有するゲート絶縁膜上に形成されていることを特徴とするMOS半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/8249 ,  H01L 27/06
FI (4件)：
H01L 29/78 301 D ,  H01L 27/06 321 E ,  H01L 27/06 321 F ,  H01L 27/06 321 Z
Fターム (44件)：
5F048AA05 ,  5F048AC05 ,  5F048BA02 ,  5F048BB11 ,  5F048BC03 ,  5F048BC05 ,  5F048BC06 ,  5F048BF16 ,  5F048BF17 ,  5F048BG12 ,  5F048BH07 ,  5F048DA25 ,  5F140AA19 ,  5F140AA39 ,  5F140AA40 ,  5F140AB03 ,  5F140AB07 ,  5F140AC09 ,  5F140AC21 ,  5F140BA01 ,  5F140BC12 ,  5F140BD05 ,  5F140BD18 ,  5F140BF04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG52 ,  5F140BG53 ,  5F140BH17 ,  5F140BH30 ,  5F140BH43 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ28 ,  5F140BK13 ,  5F140CB00 ,  5F140CB01 ,  5F140CC01 ,  5F140CC03 ,  5F140CC07 ,  5F140CC08 ,  5F140CC15 ,  5F140CD02 ,  5F140DA06
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM