特許
J-GLOBAL ID:200903043115965090
回路基板、その製造方法及び多層回路基板
発明者:
,
出願人/特許権者:
代理人 (1件):
西川 繁明
公報種別:公開公報
出願番号(国際出願番号):特願2005-276490
公開番号(公開出願番号):特開2007-088288
出願日: 2005年09月22日
公開日(公表日): 2007年04月05日
要約:
【課題】多層化が容易な回路基板及びその製造方法を提供すること、カバーレイフィルムで被覆した場合、導体パターン間の間隙の被覆が容易で、かつ、被覆層の表面を平面化することができる回路基板及びその製造方法を提供すること、該回路基板を複数枚積層した多層回路基板を提供すること。【解決手段】基板上に導体パターンが形成された回路基板において、基板の表面に、導体パターンに対応する溝パターンが形成されており、かつ、該溝パターン内には、導体パターンとして、該基板の表面の高さを超えない厚みを有する導体層が形成されていることを特徴とする回路基板、その製造方法、及び該回路基板を積層してなる多層回路基板。【選択図】図1
請求項(抜粋):
導体パターンが形成された回路基板において、基板の表面に、導体パターンに対応する溝パターンが形成されており、かつ、該溝パターン内には、導体パターンとして、該基板の表面の高さを超えない厚みを有する導体層が形成されていることを特徴とする回路基板。
IPC (3件):
H05K 3/10
, H05K 3/00
, H05K 3/46
FI (5件):
H05K3/10 E
, H05K3/00 N
, H05K3/00 J
, H05K3/00
, H05K3/46 G
Fターム (24件):
4E068AD00
, 4E068DA11
, 5E343AA07
, 5E343AA16
, 5E343BB03
, 5E343DD33
, 5E343DD43
, 5E343EE32
, 5E343EE33
, 5E343GG20
, 5E346AA12
, 5E346AA15
, 5E346AA32
, 5E346AA43
, 5E346CC14
, 5E346DD25
, 5E346EE06
, 5E346EE07
, 5E346EE20
, 5E346GG13
, 5E346GG14
, 5E346GG15
, 5E346GG17
, 5E346HH11
引用特許:
出願人引用 (3件)
審査官引用 (8件)
全件表示
前のページに戻る