特許
J-GLOBAL ID：200903058363357230
半導体装置の製造方法および半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-099887
公開番号（公開出願番号）：特開2006-278976
出願日： 2005年03月30日
公開日（公表日）： 2006年10月12日
要約：
【課題】 半導体実装プロセスにおいて、LSI素子と回路基板とのギャップを十分に確保し、シード層上へのハンダの濡れ広がりを防止し、接合の信頼性を向上する事を特徴とする半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法において、半導体素子を構成する第1基板または回路配線を有する第2基板のいずれか一方の基板上に、ドライフィルムレジストを用いて、アスペクト比が1以上の開口パターンを有するレジストマスクを形成する。次に、前記開口内に、第1の金属膜を前記膜厚の1/2以上の高さに形成する。次に、前記開口内の第1の金属膜に重ねて、第2の金属膜を、前記レジストマスクの膜厚を越え、かつ隣接する開口の第2金属膜と接触しないように形成する。次に、レジストマスクを残したまま、レジストマスクから突出する第2金属膜を、他方の基板上の電極に対して、フラックスレス接合する。接合の後に、レジストマスクを剥離する。【選択図】 図5
請求項（抜粋）：
半導体素子を構成する第1基板または回路配線を有する第2基板のいずれか一方の基板上に、ドライフィルムレジストを用いて、アスペクト比が1以上の開口パターンを有するレジストマスクを形成するステップと、
前記開口内に、第1の金属膜を前記膜厚の1/2以上の高さに形成するステップと、
前記開口内の第1の金属膜に重ねて、第2の金属膜を、前記レジストマスクの膜厚を越え、かつ隣接する開口の第2金属膜と接触しないように形成するステップと、
前記レジストマスクを残したまま、前記レジストマスクから突出する第2金属膜を、他方の基板上の電極に対して、フラックスレス接合するステップと、
前記接合の後に、前記レジストマスクを剥離するステップと、
を含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (2件)：
H01L21/60 311Q
, H01L21/92 604B
5F044KK19
, 5F044LL01
, 5F044QQ04
, 5F044RR18
出願人引用 (3件)
審査官引用 (15件)
全件表示
前のページに戻る
