特許
J-GLOBAL ID：200903063328538927
クロック発生回路及び半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-208740
公開番号（公開出願番号）：特開2000-099192
出願日： 1999年07月23日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 クロック発生回路100における、クロック入力端Sからの各クロック位相調整回路までの距離に拘わらず、各クロック位相調整回路からは位相がそろった内部クロックCLKA,CLKBを発生可能とする。【解決手段】 クロック配線100に接続された各クロック位相調整回路100A,101Bでは、クロック配線を伝搬する行きクロックと帰りクロックを受け、各回路で遅延された行きクロックCKgの位相と、クロック配線からの帰りクロックCKrの位相の比較により、行きクロックCKgの位相をフィードバック制御して、クロック配線の折り返し点を通過するクロックの位相と等しい位相を有する内部クロックCLKA,CLKBを発生するようにした。
請求項（抜粋）：
クロックがその一端側から他端側へ伝搬するクロック配線と、上記クロック配線から供給されるクロックに基づいて内部クロックを発生する複数のクロック位相調整回路とを備え、上記各クロック位相調整回路はそれぞれ、上記クロック配線の基準地点の両側に位置する、各回路近傍の一端側地点及び他端側地点に接続された一端側端子及び他端側端子を有し、上記両端子の一方から供給されたクロックを遅延して内部クロックを出力する遅延手段と、該両端子の他方から供給されたクロックの位相に基づいて、上記遅延手段におけるクロックの遅延量を、上記内部クロックの位相が上記クロック配線の基準地点におけるクロックの位相と一致するようフィードバック制御する遅延制御手段とを備えていることを特徴とするクロック発生回路。
IPC (3件)：
G06F 1/10
, H03K 5/15
, H03L 7/00
G06F 1/04 330 A
, H03L 7/00 D
, H03K 5/15 Z
