特許
J-GLOBAL ID：200903081747360290

半導体レーザおよびその製造方法

発明者：
小林 秀俊

小林 秀俊 について

, 
古川 将人

古川 将人 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (5件)： 長谷川 芳樹 ,  塩田 辰也 ,  寺崎 史朗 ,  柴田 昌聰 ,  近藤 伊知良
公報種別：公開公報
出願番号（国際出願番号）：特願2003-166933
公開番号（公開出願番号）：特開2005-005468
出願日： 2003年06月11日
公開日（公表日）： 2005年01月06日
要約：
【課題】半導体レーザおよびその製造方法において、電流-光変換効率の各ロット間のばらつきを解消する。【解決手段】InP基板1上に順に設けられたInPバッファ層2、活性層3およびInPクラッド層4を有するメサ部8と、メサ部8の側面およびInP基板1上に設けられたp型InPブロック層10と、第1の領域S1、第1の領域S1とメサ部8との間に設けられた第2の領域S2および第1の領域S1と第2の領域S2との間に設けられた段差9a含みp型InPブロック層10上に設けられたn型InPブロック層11とを有する埋込ブロック部12とを設けて、半導体レーザ20とする。【選択図】 図1
請求項（抜粋）：
第1導電型の半導体基板上に順に設けられた第1導電型の半導体層、活性層および第2導電型の半導体層を有するメサ部と、 前記メサ部の側面および前記半導体基板上に設けられた第2導電型の第1の半導体ブロック層と、該第1の半導体ブロック層に接していない第1の領域、該第1の領域と前記メサ部との間に設けられた第2の領域および該第1の領域と前記第2の領域との間に設けられた段差を含み前記第1の半導体ブロック層上に設けられた第1導電型の第2の半導体ブロック層とを有する埋込ブロック部と を設けたことを特徴とする半導体レーザ。
IPC (1件)：
H01S5/227
FI (1件)：
H01S5/227
Fターム (10件)：
5F073AA03 ,  5F073AA21 ,  5F073AA72 ,  5F073CA12 ,  5F073CB02 ,  5F073CB11 ,  5F073CB14 ,  5F073DA05 ,  5F073DA23 ,  5F073EA29
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM