特許
J-GLOBAL ID：200903096181418705

導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム

発明者：
シンハ,ニシャント

シンハ,ニシャント について


出願人/特許権者：
マイクロン テクノロジー,インコーポレイテッド

マイクロン テクノロジー,インコーポレイテッド について


代理人 (6件)： 社本 一夫 ,  小野 新次郎 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  田中 英夫
公報種別：公表公報
出願番号（国際出願番号）：特願2006-528112
公開番号（公開出願番号）：特表2007-520051
出願日： 2004年09月21日
公開日（公表日）： 2007年07月19日
要約：
半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第1の表面及び反対側の第2の表面を有する基板112を設けるステップを含む。この基板に、第1の表面と反対側の第2の表面の間に延びる少なくとも1つの穴118が形成される。基板のこの少なくとも1つの穴を画定している側壁にシード層128が形成され、導電層130でコーティングされ、この少なくとも1つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料136が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
請求項（抜粋）：
半導体構成部品に導電性ビアを形成するための方法であって、 第1の表面及び反対側の第2の表面を有する基板を設けるステップと、 側壁によって規定され、前記基板の前記第1の表面から前記基板の前記反対側の第2の表面まで延びる、前記基板を貫通する少なくとも1つの穴を形成するステップと、 前記基板の前記第1の表面、前記基板の前記反対側の第2の表面及び前記少なくとも1つの穴の前記側壁にシード層を付着させるステップと、 前記基板の前記第1の表面及び前記反対側の第2の表面の上にある前記シード層を除去するステップと、 前記少なくとも1つの穴の前記側壁の前記シード層を導電層でコーティングするステップと、 前記少なくとも1つの穴の内部の残りの空間に充てん材料を導入するステップと、 を含む方法。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 J
Fターム (46件)：
5F033JJ04 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ15 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033MM30 ,  5F033NN01 ,  5F033NN02 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033PP19 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ06 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR21 ,  5F033RR22 ,  5F033SS07 ,  5F033SS11 ,  5F033SS13 ,  5F033SS21 ,  5F033TT07 ,  5F033XX04 ,  5F033XX34
引用特許：
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM