特許
J-GLOBAL ID：201703011927992990

半導体装置

発明者：
日笠 旭紘

日笠 旭紘 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (3件)： 稲岡 耕作 ,  川崎 実夫 ,  京村 順二
公報種別：特許公報
出願番号（国際出願番号）：特願2013-167477
公開番号（公開出願番号）：特開2014-060386
特許番号：特許第6190206号
出願日： 2013年08月12日
公開日（公表日）： 2014年04月03日
請求項（抜粋）：
【請求項1】 半導体層と、 前記半導体層に形成された複数のゲートトレンチと、 前記複数のゲートトレンチにゲート絶縁膜を介して埋め込まれたゲート電極と、 各前記ゲートトレンチの側方において、前記半導体層の表面側から前記ゲートトレンチの深さ方向に順に配置されたn+型エミッタ領域、p型ベース領域およびn-型ドリフト領域と、 前記n-型ドリフト領域に対して前記半導体層の裏面側に配置されたp+型コレクタ領域と、 互いに隣り合う前記複数のゲートトレンチの間に形成された複数のエミッタトレンチと、 前記エミッタトレンチに絶縁膜を介して埋め込まれ、前記n+型エミッタ領域と電気的に接続された埋め込み電極と、 前記複数のエミッタトレンチの間に形成されたp型フローティング領域とを含み、 前記エミッタトレンチは、前記ゲートトレンチとの間にn-型ドリフト領域を介して2μm以下の間隔を隔てて配置されており、 前記p型フローティング領域は、前記p型ベース領域よりも深く形成され、前記複数のエミッタトレンチのうち前記ゲートトレンチに最も近いエミッタトレンチの下方に回り込むオーバーラップ部を含み、 前記オーバーラップ部は、前記エミッタトレンチの幅方向中央に対して前記ゲートトレンチの近い側に位置する端部を有している、半導体装置。
IPC (3件)：
H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01) ,  H01L 21/336 ( 200 6.01)
FI (8件)：
H01L 29/78 652 M ,  H01L 29/78 653 A ,  H01L 29/78 655 A ,  H01L 29/78 652 J ,  H01L 29/78 652 C ,  H01L 29/78 652 H ,  H01L 29/78 652 D ,  H01L 29/78 658 A
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM