特許
J-GLOBAL ID:201803014731114664

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人あい特許事務所
公報種別:特許公報
出願番号(国際出願番号):特願2013-167478
公開番号(公開出願番号):特開2014-060387
特許番号:特許第6284314号
出願日: 2013年08月12日
公開日(公表日): 2014年04月03日
請求項(抜粋):
【請求項1】 半導体層と、 前記半導体層に形成された複数のゲートトレンチと、 前記複数のゲートトレンチにゲート絶縁膜を介して埋め込まれたゲート電極と、 各前記ゲートトレンチの側方において、前記半導体層の表面側から前記ゲートトレンチの深さ方向に順に配置されたn+型エミッタ領域、p型ベース領域およびn-型ドリフト領域と、 前記n-型ドリフト領域に対して前記半導体層の裏面側に配置されたp+型コレクタ領域と、 互いに隣り合う前記複数のゲートトレンチの間に形成された複数のエミッタトレンチと、 前記複数のエミッタトレンチに絶縁膜を介して埋め込まれ、前記n+型エミッタ領域と電気的に接続された埋め込み電極と、 前記複数のエミッタトレンチの間に形成されたp型フローティング領域と、 前記ゲートトレンチとの間に前記n+型エミッタ領域、前記p型ベース領域および前記n-型ドリフト領域が形成されるように、前記ゲートトレンチの側方に所定の間隔を空けて形成されたダミートレンチと、 前記ダミートレンチに埋め込まれ、前記半導体層の前記表面に対して前記ダミートレンチの底側に上面を有する埋め込み絶縁膜であって、前記ダミートレンチの側面における前記表面から前記上面までの部分に前記p型ベース領域の一部をコンタクト領域として選択的に露出させる埋め込み絶縁膜と、 前記ダミートレンチの前記埋め込み絶縁膜の上方領域に埋め込まれ、前記ダミートレンチの前記側面において前記コンタクト領域に接続されたコンタクト電極とを含み、 前記p型フローティング領域は、前記p型ベース領域よりも深く形成され、前記複数のエミッタトレンチのうち前記ゲートトレンチに最も近いエミッタトレンチの下方に回り込み、前記エミッタトレンチの幅方向中央に対して前記ゲートトレンチに近い側に位置する端部を有するオーバーラップ部を含む、半導体装置。
IPC (3件):
H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01) ,  H01L 21/336 ( 200 6.01)
FI (7件):
H01L 29/78 652 J ,  H01L 29/78 653 A ,  H01L 29/78 652 M ,  H01L 29/78 655 A ,  H01L 29/78 652 C ,  H01L 29/78 652 D ,  H01L 29/78 658 A
引用特許:
審査官引用 (14件)
全件表示

前のページに戻る