Pat
J-GLOBAL ID:200903084657832795

半導体基板及び半導体装置

Inventor:
Applicant, Patent owner:
Agent (2): 柳瀬 睦肇 ,  渡部 温
Gazette classification:公開公報
Application number (International application number):2006076987
Publication number (International publication number):2007258230
Application date: Mar. 20, 2006
Publication date: Oct. 04, 2007
Summary:
【課題】製造に必要な工程数が増加せず、かつGaN層の結晶性が向上した半導体基板を提供する。【解決手段】Si基材1上に形成された第1のAlaGabIn1-a-bNv(0≦a≦1、0≦b≦1、かつ0≦a+b≦1)層2と、第1のAlaGabIn1-a-bNv層2上に形成された第2のAlcGadIn1-c-dNw層3と、第2のAlcGadIn1-c-dNw層3上に位置し、第3のAleGafIn1-e-fNx(0≦e≦1、0≦f≦1、かつ0≦e+f≦1)層及び第4のAlgGahIn1-g-hNy(0≦g≦1、0≦h≦1、かつ0≦g+h≦1)層を交互に積層した多層膜4と、多層膜4上に形成された第5のAliGajIn1-i-jNz(0≦i≦1、0≦j≦1、かつ0≦i+j≦1)層5とを具備し、多層膜4における第3のAleGafIn1-e-fNx層と第4のAlgGahIn1-g-hNy層の積層数は160層以下である。ただし、v、w、x、y、zは正数である。【選択図】図1
Claim (excerpt):
Si基材上に形成された第1のAlaGabIn1-a-bNv(0≦a≦1、0≦b≦1、かつ0≦a+b≦1)層と、 前記第1のAlaGabIn1-a-bNv層上に形成された第2のAlcGadIn1-c-dNw(0≦c≦1、0≦d≦1、かつ0≦c+d≦1)層と、 前記第2のAlcGadIn1-c-dNw層上に位置し、第3のAleGafIn1-e-fNx(0≦e≦1、0≦f≦1、かつ0≦e+f≦1)層及び第4のAlgGahIn1-g-hNy(0≦g≦1、0≦h≦1、かつ0≦g+h≦1)層を交互に積層した多層膜と、 前記多層膜上に形成された第5のAliGajIn1-i-jNz(0≦i≦1、0≦j≦1、かつ0≦i+j≦1)層と、 を具備し、前記多層膜における前記第3のAleGafIn1-e-fNx層と前記第4のAlgGahIn1-g-hNy層の積層数は160層以下であることを特徴とする半導体基板。 ただし、v、w、x、y、zは正数である。
IPC (4):
H01L 21/205 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (2):
H01L21/205 ,  H01L29/80 H
F-Term (23):
5F045AA04 ,  5F045AB18 ,  5F045AC08 ,  5F045AC12 ,  5F045AD13 ,  5F045AF03 ,  5F045BB11 ,  5F045CA07 ,  5F045DA52 ,  5F045DA57 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GL16 ,  5F102GM04 ,  5F102GM10 ,  5F102GN04 ,  5F102GN10 ,  5F102GQ01 ,  5F102HC01
Patent cited by the Patent:
Cited by applicant (15)
Show all
Cited by examiner (5)
Show all

Return to Previous Page