特許
J-GLOBAL ID：200903015303196660

半導体素子搭載用基板の製造方法

発明者：
中山 博貴

中山 博貴 について

, 
三上 順太郎

三上 順太郎 について


出願人/特許権者：
住友金属鉱山株式会社

住友金属鉱山株式会社 について


代理人 (2件)： 押田 良隆 ,  押田 良輝
公報種別：公開公報
出願番号（国際出願番号）：特願2008-217344
公開番号（公開出願番号）：特開2009-135417
出願日： 2008年08月26日
公開日（公表日）： 2009年06月18日
要約：
【課題】組み立て工程中は基材とめっき層とが剥離等することなく、組み立て完了後は該基材とめっき層とが極めて容易に剥離等する半導体素子搭載用基板の製造方法を提供する。【解決手段】 金属製薄板からなる基材の両面にレジストを貼付すると共に、一方の面のレジストをめっき用マスキングとすることにより、所定のレジストパターンを形成する工程、前記レジストパターンから露出している基材上の所定の位置にエッチング加工を施す工程、エッチング加工が施された前記基材上に下側、中間および上側の3層以上からなるめっき層を形成する工程、基材の両面に貼付された前記レジストを剥離する工程、前記中間のめっき層にエッチング加工を施して上下のめっき層より狭くする工程、からなる半導体素子搭載用基板の製造方法。【選択図】 図1
請求項（抜粋）：
金属製薄板からなる基材の両面にレジストを貼付すると共に、一方の面のレジストをめっき用マスキングとすることにより、所定のレジストパターンを形成する工程、前記レジストパターンから露出している基材上の所定の位置にエッチング加工を施す工程、エッチング加工が施された前記基材上に下側、中間および上側の3層以上からなるめっき層を形成する工程、基材の両面に貼付された前記レジストを剥離する工程、前記中間のめっき層にエッチング加工を施して上下のめっき層より中間のめっき層を狭くする工程、からなることを特徴とする半導体素子搭載用基板の製造方法。
IPC (2件)：
H01L 23/50 ,  H01L 23/12
FI (3件)：
H01L23/50 A ,  H01L23/12 Q ,  H01L23/50 D
Fターム (10件)：
5F067AA01 ,  5F067AA05 ,  5F067AB04 ,  5F067BB10 ,  5F067BC12 ,  5F067CC06 ,  5F067DA17 ,  5F067DC15 ,  5F067DC17 ,  5F067DC19
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM