特許
J-GLOBAL ID：200903031069204536

半導体装置及びその製造方法

発明者：
渡辺 将英

渡辺 将英 について

, 
三浦 剛

三浦 剛 について


出願人/特許権者：
シチズン電子株式会社

シチズン電子株式会社 について


代理人 (1件)： 杉浦 秀幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-310627
公開番号（公開出願番号）：特開2007-123369
出願日： 2005年10月26日
公開日（公表日）： 2007年05月17日
要約：
【課題】 半導体装置及びその製造方法において、少ないバンプ数やランダムロケーションのバンプ配置でも半導体チップの平行出しが容易であると共に、接着強度や半導体チップの高さのばらつきを低減すること。【解決手段】 基板10と、基板10上に形成された複数のバンプ3と、バンプ3の上部が露出した状態でバンプ3の周囲に充填固化された樹脂部11と、樹脂部11上に載置されバンプ3の上部を潰した状態でバンプ3と接合された半導体チップ12と、を備えている。これにより、少ないバンプ数やランダムロケーションのバンプ配置の場合でも、半導体チップ12の下面が樹脂部11上面で位置決めされて平行出しがなされる。【選択図】 図1
請求項（抜粋）：
基板と、 前記基板上に形成された1つ又は複数のバンプと、 前記バンプの上部が露出した状態で前記バンプの周囲に充填固化された樹脂部と、 前記樹脂部上に載置され前記バンプの上部を潰した状態で前記バンプと接合された半導体チップと、を備えていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/60 ,  H01L 33/00
FI (2件)：
H01L21/60 311Q ,  H01L33/00 N
Fターム (14件)：
5F041AA42 ,  5F041CA40 ,  5F041DA03 ,  5F041DA04 ,  5F041DA09 ,  5F041DA20 ,  5F041DA42 ,  5F041DA43 ,  5F041DA72 ,  5F041DA75 ,  5F041FF11 ,  5F044LL01 ,  5F044LL04 ,  5F044LL17
引用特許：
出願人引用 (2件) 審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM