特許
J-GLOBAL ID：200903037495482380

半導体装置の製造方法

発明者：
萩原 琢也

萩原 琢也 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-364456
公開番号（公開出願番号）：特開2007-173274
出願日： 2005年12月19日
公開日（公表日）： 2007年07月05日
要約：
【課題】レジスト膜のパターン形状が、例えばTトップ形状やラウンド形状といった形状不良になる場合に、レジスト膜自体の変更や製造装置の改良をすることなく、容易にレジスト膜のパターン形状を改良できる技術を提供する。【解決手段】まず、半導体基板に形成された被加工膜上にレジスト膜を塗布した後(S101)、加熱処理を行なう(プリベーク処理)(S102)。そして、レジスト膜の感光を行なう(S103)。続いて、レジスト膜の表面における酸と反応する薬液に半導体基板を浸漬し、その後、半導体基板を乾燥させる(S104)。次に、露光後加熱処理(PEB処理)を施した後(S105)、現像処理を行なう(S106)。【選択図】図5
請求項（抜粋）：
(a)半導体ウェハ上に被加工膜を形成する工程と、 (b)前記被加工膜上に酸発生剤を含むレジスト膜を形成する工程と、 (c)前記レジスト膜にマスクパターンを介して活性光線あるいは放射線を照射することにより、前記レジスト膜の照射領域において前記酸発生剤から酸を発生させる工程と、 (d)前記半導体ウェハを薬液に浸漬することにより、前記レジスト膜の表面における酸の濃度を制御する工程と、 (e)前記レジスト膜中の酸を拡散させる加熱処理を行なう工程と、 (f)前記レジスト膜に対して現像処理を行なう工程とを備えることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/027 ,  G03F 7/38 ,  H01L 21/28 ,  H01L 21/321
FI (4件)：
H01L21/30 568 ,  G03F7/38 511 ,  H01L21/28 E ,  H01L21/88 C
Fターム (61件)：
2H096CA05 ,  2H096EA05 ,  2H096FA01 ,  2H096FA05 ,  2H096JA03 ,  4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB20 ,  4M104BB25 ,  4M104BB40 ,  4M104CC05 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104DD55 ,  4M104DD62 ,  4M104DD63 ,  4M104DD84 ,  4M104EE03 ,  4M104EE14 ,  4M104EE16 ,  4M104FF14 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH14 ,  5F033HH04 ,  5F033HH08 ,  5F033HH18 ,  5F033HH25 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK25 ,  5F033KK27 ,  5F033LL04 ,  5F033MM07 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ02 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033RR04 ,  5F033SS11 ,  5F033VV06 ,  5F033WW03 ,  5F033XX03 ,  5F046LA18
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM