特許
J-GLOBAL ID:200903081073210343
半導体装置及びその製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-189671
公開番号(公開出願番号):特開2003-086766
出願日: 2002年06月28日
公開日(公表日): 2003年03月20日
要約:
【要約】【課題】異なるゲート絶縁膜を有する半導体装置の信頼性を高める。【解決手段】半導体装置の半導体基板1の主表面は、第1及び第2領域TR1、TR2と第1及び第2領域間の境界部BSとを含む。第1領域TR1内で主表面上に第1ゲート絶縁膜2及び第1ゲート電極6が配設される。第1ゲート電極6を挟むように主表面内に一対の第1拡散層7が形成される。第2領域TR2内で主表面上に第1ゲート絶縁膜と異なる第2ゲート絶縁膜3及び第2ゲート電極13が配設される。第2ゲート電極13を挟むように主表面内に一対の第2拡散層14が形成される。第1及び第2領域間の境界部BS内に素子分離領域9が形成される。素子分離領域9は、主表面内に形成されたトレンチと、トレンチ内に埋め込まれた部分及び主表面から上側に突出する部分を有する絶縁層と、を含む。トレンチの底部は部分によって深さが異なる。
請求項(抜粋):
第1及び第2領域と前記第1及び第2領域間で両領域に接して配置された境界部とを含む主表面を有する半導体基板と、前記第1領域内で前記主表面上に配設された第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に配設された第1ゲート電極と、前記第1ゲート電極を挟むように前記主表面内に形成された一対の第1拡散層と、前記第2領域内で前記主表面上に配設された第2ゲート絶縁膜と、前記第2ゲート絶縁膜は、前記第1ゲート絶縁膜と異なる膜材料または膜厚を有することと、前記第2ゲート絶縁膜上に配設された第2ゲート電極と、前記第2ゲート電極を挟むように前記主表面内に形成された一対の第2拡散層と、前記境界部内に形成された素子分離領域と、前記素子分離領域は、前記主表面内に形成されたトレンチと、前記トレンチ内に埋め込まれた部分及び前記主表面から上側に突出する部分を有する絶縁層と、を含むことと、前記トレンチの底部は部分によって深さが異なることと、を具備することを特徴とする半導体装置。
IPC (9件):
H01L 27/08 331
, H01L 21/76
, H01L 21/8234
, H01L 21/8247
, H01L 27/088
, H01L 27/10 481
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (6件):
H01L 27/08 331 A
, H01L 27/10 481
, H01L 27/08 102 C
, H01L 21/76 L
, H01L 27/10 434
, H01L 29/78 371
Fターム (57件):
5F032AA33
, 5F032AA35
, 5F032AA37
, 5F032AA44
, 5F032AA77
, 5F032AA84
, 5F032BA01
, 5F032BA02
, 5F032BB06
, 5F032CA17
, 5F032CA24
, 5F032DA22
, 5F032DA25
, 5F032DA33
, 5F032DA78
, 5F048AA04
, 5F048AA05
, 5F048AA07
, 5F048AB01
, 5F048AC01
, 5F048BA01
, 5F048BB04
, 5F048BB05
, 5F048BB09
, 5F048BB11
, 5F048BB13
, 5F048BB16
, 5F048BB17
, 5F048BF03
, 5F048BF11
, 5F048BG14
, 5F083EP18
, 5F083EP22
, 5F083EP76
, 5F083EP77
, 5F083JA04
, 5F083JA19
, 5F083JA32
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083NA01
, 5F083NA06
, 5F083NA10
, 5F083PR42
, 5F083PR52
, 5F083ZA03
, 5F083ZA05
, 5F083ZA07
, 5F083ZA08
, 5F101BA01
, 5F101BA45
, 5F101BB02
, 5F101BD02
, 5F101BD34
, 5F101BH21
引用特許:
前のページに戻る