特許
J-GLOBAL ID:201103042929066209
不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法
発明者:
,
出願人/特許権者:
代理人 (1件):
日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2010-021670
公開番号(公開出願番号):特開2011-159364
出願日: 2010年02月02日
公開日(公表日): 2011年08月18日
要約:
【課題】隣接セル間の干渉の影響を抑制し、データリテンション特性の向上を図ること。【解決手段】本発明は、メモリ部と、制御部と、を備え、制御部は、複数の記憶領域MEの全てに消去の情報を設定し、メモリセルトランジスタTrの全てについて消去の閾値に設定した後、記憶領域MEにn(nは2以上の整数)値の情報を書き込み、記憶領域MEに設けられたメモリセルトランジスタTrをn値の情報に応じた閾値に設定した状態で、情報の書き込み済みの記憶領域MEに隣接する少なくとも1つの書き込み前の記憶領域MEの情報が、メモリセルトランジスタTrの閾値として、消去の閾値よりも、n値の情報に応じた閾値に近い値になるよう制御する。【選択図】図1
請求項(抜粋):
メモリ部と、制御部と、を備え、
前記メモリ部は、
電荷蓄積膜と、
前記電荷蓄積膜における電荷を蓄積する複数の記憶領域の各々について設けられ、前記記憶領域に設定された情報によって閾値が変動するメモリセルトランジスタと、
を有し、
前記制御部は、
前記複数の記憶領域の全てに消去の情報を設定し、前記メモリセルトランジスタの全てについて消去の閾値に設定した後、
前記記憶領域にn(nは2以上の整数)値の情報を書き込み、前記記憶領域に設けられた前記メモリセルトランジスタを前記n値の情報に応じた閾値に設定した状態で、
前記情報の書き込み済みの記憶領域に隣接する少なくとも1つの書き込み前の記憶領域の情報が、前記メモリセルトランジスタの閾値として、前記消去の閾値よりも、前記n値の情報に応じた閾値に近い値になるよう制御することを特徴とする不揮発性半導体記憶装置。
IPC (7件):
G11C 16/02
, H01L 21/824
, H01L 27/115
, H01L 29/788
, H01L 29/792
, H01L 27/10
, G11C 16/04
FI (6件):
G11C17/00 611F
, H01L27/10 434
, H01L29/78 371
, H01L27/10 481
, G11C17/00 622E
, G11C17/00 641
Fターム (68件):
5B125BA02
, 5B125BA08
, 5B125BA19
, 5B125CA19
, 5B125CA27
, 5B125DA03
, 5B125DB12
, 5B125DB18
, 5B125DB19
, 5B125EA05
, 5B125EB10
, 5F083EP18
, 5F083EP22
, 5F083EP30
, 5F083EP33
, 5F083EP34
, 5F083EP76
, 5F083ER03
, 5F083ER09
, 5F083ER11
, 5F083ER14
, 5F083ER19
, 5F083ER23
, 5F083GA10
, 5F083GA11
, 5F083JA02
, 5F083JA03
, 5F083JA04
, 5F083JA05
, 5F083JA12
, 5F083JA33
, 5F083JA56
, 5F083KA01
, 5F083KA05
, 5F083KA11
, 5F083KA18
, 5F083LA02
, 5F083LA12
, 5F083LA16
, 5F083LA20
, 5F083MA05
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083PR42
, 5F083PR52
, 5F083ZA01
, 5F083ZA21
, 5F101BA42
, 5F101BA45
, 5F101BA47
, 5F101BB02
, 5F101BB08
, 5F101BB20
, 5F101BC01
, 5F101BD16
, 5F101BD22
, 5F101BD30
, 5F101BD34
, 5F101BD35
, 5F101BE01
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF02
, 5F101BF05
, 5F101BH21
引用特許:
前のページに戻る