特許
J-GLOBAL ID：201503004907807981
オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公表公報
出願番号（国際出願番号）：特願2014-557041
公開番号（公開出願番号）：特表2015-507374
出願日： 2013年02月14日
公開日（公表日）： 2015年03月05日
要約：
成長基板(1)上にオプトエレクトロニクス半導体積層体(2)を成長させる工程と、エアロゾル・デポジション・プロセスにより電気的絶縁材料の粒子を堆積することによって、成長基板(1)の反対を向くオプトエレクトロニクス半導体積層体(2)の一面上に電気的絶縁層(4)を形成する工程と、電気的絶縁層(4)の形成後に成長基板(1)の少なくとも一部を除去する工程とを含む、オプトエレクトロニクス半導体チップの製造方法を特定する。また、オプトエレクトロニクス半導体チップを特定する。
請求項（抜粋）：
成長基板(1)上にオプトエレクトロニクス半導体積層体(2)を成長させる工程と、
エアロゾル・デポジション法により電気的絶縁材料の粒子を堆積することによって、前記成長基板(1)の反対を向く前記オプトエレクトロニクス半導体積層体(2)の面上に電気的絶縁層(4)を形成する工程と、
前記電気的絶縁層(4)の形成後に前記成長基板(1)の少なくとも一部を除去する工程と、
を含む、オプトエレクトロニクス半導体チップの製造方法。
IPC (4件)：
H01L 33/48
, H01L 33/54
, H01L 33/56
, H01L 33/60
H01L33/00 400
, H01L33/00 422
, H01L33/00 424
, H01L33/00 432
5F142AA33
, 5F142AA42
, 5F142AA44
, 5F142BA32
, 5F142CA11
, 5F142CD02
, 5F142CD15
, 5F142CD16
, 5F142CD32
, 5F142CE04
, 5F142CE06
, 5F142CE08
, 5F142CE13
, 5F142CF02
, 5F142CF26
, 5F142CF42
, 5F142CG07
, 5F142CG26
, 5F142FA03
, 5F142FA18
, 5F142FA42
, 5F142FA46
