Pat
J-GLOBAL ID：200903006181090832

素子実装基板及びその製造方法

Inventor：
大矢 洋一

About 大矢 洋一


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 飯阪 泰雄
Gazette classification：公開公報
Application number (International application number)：2002185931
Publication number (International publication number)：2004031651
Application date： Jun. 26, 2002
Publication date： Jan. 29, 2004
Summary：
【課題】素子の機能面を気密に封止することができ、尚且つ素子自体あるいは配線基板との接合部である導電性バンプに過大な応力が作用するのを防げる素子実装基板及びその製造方法を提供すること。【解決手段】素子実装基板1は、配線基板10中に形成された中空部17に素子11が複数の導電性バンプ14を介して実装されて、素子11の機能面16と、中空部17の内面15との間に間隙gが形成されており、その間隙gと、間隙g以外の中空部17内の空間sとを気密に隔てる封止材12が導電性バンプ14の周囲に形成されている。【選択図】 図1
Claim (excerpt)：
配線基板中に形成された中空部に素子が複数の導電性バンプを介して実装され、前記素子の機能面と前記中空部の内面との間に間隙が形成されている素子実装基板であって、 前記間隙と、前記間隙以外の前記中空部内の空間とを気密に隔てる封止材が前記素子の側面周辺に形成されている ことを特徴とする素子実装基板。
IPC (7)：
H01L23/12 ,  H01L23/02 ,  H03H3/08 ,  H03H9/25 ,  H05K1/18 ,  H05K3/28 ,  H05K3/46
FI (7)：
H01L23/12 N ,  H01L23/02 B ,  H03H3/08 ,  H03H9/25 A ,  H05K1/18 R ,  H05K3/28 G ,  H05K3/46 Q
F-Term (44)：
5E314AA32 ,  5E314AA40 ,  5E314AA42 ,  5E314BB06 ,  5E314CC01 ,  5E314DD06 ,  5E314FF05 ,  5E314FF16 ,  5E314FF19 ,  5E314FF21 ,  5E314GG01 ,  5E314GG11 ,  5E314GG17 ,  5E336AA08 ,  5E336BB03 ,  5E336BB15 ,  5E336BC26 ,  5E336CC34 ,  5E336CC55 ,  5E336EE01 ,  5E336GG30 ,  5E346AA12 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346CC55 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346DD44 ,  5E346EE33 ,  5E346GG15 ,  5E346GG18 ,  5E346GG22 ,  5E346GG25 ,  5E346GG28 ,  5E346HH13 ,  5J097AA17 ,  5J097AA25 ,  5J097AA29 ,  5J097HA04 ,  5J097HA07 ,  5J097JJ03 ,  5J097KK10
Patent cited by the Patent：
Cited by examiner (13)
Show all

Return to Previous Page

TOP

BOTTOM