Pat
J-GLOBAL ID：201003034523432379

半導体発光素子の製造方法

Inventor：
菅野 進

About 菅野 進


Applicant, Patent owner：
昭和電工株式会社

About 昭和電工株式会社


Agent (3)： 古部 次郎 ,  千田 武 ,  伊與田 幸穂
Gazette classification：公開公報
Application number (International application number)：2008275683
Publication number (International publication number)：2010103424
Application date： Oct. 27, 2008
Publication date： May. 06, 2010
Summary：
【課題】光取り出し効率に優れた半導体発光素子を高収率で製造が可能な半導体発光素子の製造方法を提供する。【解決手段】基板11と基板11上に成膜されたIII族窒化物半導体の積層構造からなるIII族窒化物半導体層とを有するウェーハの基板11の被研削面103を研削する研削工程と、研削工程により研削された基板11の被研削面103の表面粗さRaを3nm〜25nmに調整する研磨工程と、研磨工程により表面粗さRaを調整した基板11の被研削面103側から、基板11を分割するための切断予定ラインに沿ってレーザL2を照射することにより、基板11の内部に加工変質部分41,42を設けるレーザ加工工程と、レーザ加工工程により加工変質部分41,42を設けた基板11を加工変質部分41,42及び切断予定ラインに沿って分割する分割工程と、を有することを特徴とする半導体発光素子の製造方法。【選択図】図6
Claim (excerpt)：
III族窒化物半導体層を有する半導体発光素子の製造方法であって、 基板と当該基板上に成膜されたIII族窒化物半導体の積層構造からなるIII族窒化物半導体層とを有するウェーハの当該基板の被研削面を研削する研削工程と、 前記研削工程により研削された前記基板の前記被研削面の表面粗さRaを3nm〜25nmに調整する研磨工程と、 前記研磨工程により前記表面粗さRaを調整した前記基板の前記被研削面側から、当該基板を分割するための切断予定ラインに沿ってレーザを照射することにより、当該基板の内部に加工変質部分を設けるレーザ加工工程と、 前記レーザ加工工程により前記加工変質部分を設けた前記基板を当該加工変質部分及び前記切断予定ラインに沿って分割する分割工程と、 を有することを特徴とする半導体発光素子の製造方法。
IPC (1)：
H01L 33/32
FI (1)：
H01L33/00 C
F-Term (8)：
5F041AA03 ,  5F041CA04 ,  5F041CA05 ,  5F041CA40 ,  5F041CA65 ,  5F041CA74 ,  5F041CA76 ,  5F041CA88
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM