特許
J-GLOBAL ID：200903034894586823

半導体装置およびその製造方法

発明者：
▲高▼藤 裕

▲高▼藤 裕 について

, 
糸賀 隆志

糸賀 隆志 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 原 謙三 ,  木島 隆一 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-077283
公開番号（公開出願番号）：特開2004-288780
出願日： 2003年03月20日
公開日（公表日）： 2004年10月14日
要約：
【課題】単結晶Si薄膜デバイスを絶縁基板に接着剤を使用することなく容易に形成可能であって、表面欠陥を除去した、膜厚が薄くかつ均一な単結晶Si薄膜を含む半導体装置およびその製造方法を提供する。【解決手段】SOI基板150に、水素イオンの分布のピーク位置がBOX層152(埋め込み酸化膜層)内となるように調節した水素イオン注入部151と、単結晶Si薄膜トランジスタ130とを形成し、絶縁基板110に接合させる。そして、熱処理により水素イオン注入部151で劈開分離させ、SOI基板150の不要部分を除去する。また、単結晶Si薄膜トランジスタ130上に残ったBOX層152aをエッチング除去する。【選択図】 図1
請求項（抜粋）：
BOX層と、前記BOX層中に水素イオンの分布のピーク位置を有する水素イオン注入部と、前記BOX層上に形成された単結晶Si薄膜とを含む単結晶Si薄膜積層基板が、絶縁基板と、前記BOX層に対して前記単結晶Si薄膜側となる表面で接合された後に、前記単結晶Si薄膜積層基板の一部が前記水素イオン注入部で分離され、前記分離後に前記絶縁基板上に残った前記単結晶Si薄膜積層基板から前記BOX層が除去されてなることを特徴とする半導体装置。
IPC (4件)：
H01L27/12 ,  H01L21/02 ,  H01L21/336 ,  H01L29/786
FI (3件)：
H01L27/12 B ,  H01L21/02 B ,  H01L29/78 627D
Fターム (54件)：
5F110AA01 ,  5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC07 ,  5F110DD02 ,  5F110DD07 ,  5F110DD13 ,  5F110DD17 ,  5F110EE01 ,  5F110EE03 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE45 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG45 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK21 ,  5F110HK33 ,  5F110HK35 ,  5F110HL06 ,  5F110NN02 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN71 ,  5F110NN72 ,  5F110NN78 ,  5F110PP01 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ09 ,  5F110QQ16 ,  5F110QQ19 ,  5F110QQ28
引用特許：
審査官引用 (22件)
全件表示

前のページに戻る

TOP

BOTTOM