特許
J-GLOBAL ID：200903051712308779
半導体装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-043427
公開番号（公開出願番号）：特開平8-340091
出願日： 1996年02月29日
公開日（公表日）： 1996年12月24日
要約：
【要約】【課題】 本発明は、キャパシタ下部電極、誘電体膜、およびキャパシタ上部電極からなる薄膜キャパシタにおいて、キャパシタの低誘電率化を防止し、半導体集積回路の高品位化を図ることを目的とする。【解決手段】 誘電体膜中の欠陥の低減および発生の抑制を図り、または誘電体中への不純物拡散を防止し、更には誘電体膜と電極との格子整合を図ることにより上記目的を達成する。
請求項（抜粋）：
半導体基板上に形成されたキャパシタ下部電極と、該キャパシタ下部電極の上に形成され高エネルギ照射された高誘電率材料からなる誘電体膜と、該誘電体膜の上に形成されたキャパシタ上部電極とを備えた薄膜キャパシタを有することを特徴とする半導体装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01G 4/33
, H01L 27/04
, H01L 21/822
H01L 27/10 651
, H01G 4/06 102
, H01L 27/04 C
出願人引用 (30件)
全件表示
審査官引用 (17件)
全件表示
前のページに戻る
