特許
J-GLOBAL ID：200903056725810467

半導体記憶装置及び電子機器

発明者：
太田 佳似

太田 佳似 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 山崎 宏 ,  前田 厚司 ,  森川 淳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-292564
公開番号（公開出願番号）：特開2006-318621
出願日： 2005年10月05日
公開日（公表日）： 2006年11月24日
要約：
【課題】 不揮発性のメモリセルを備え、チップ面積を増大することなく、記憶された情報を安定して正確に読み出すことができる半導体記憶装置を提供すること。【解決手段】 不揮発性のメモリセルに接続されたビット線を、ビット線選択回路ドライバ103で制御されるビット線選択回路104を介して、比較器105に接続する。比較器105でビット線の放電電位と所定の基準値とを比較し、比較器105からの出力に基づいて、放電電位が基準値よりも大きい放電期間をカウンタ106でカウントする。1つのビット線に接続された複数のメモリセルについて、カウンタ106のカウント値の分布から、情報0と情報1との間の閾値を検出し、この閾値に基づいて、複数のメモリセルの記憶情報を判別する。従来のリファレンスセルを削除できるのでチップ面積を削減できると共に、メモリセルのばらつきや保持電荷の経時変化に起因する誤判定を防止できる。【選択図】図1
請求項（抜粋）：
複数の不揮発性のメモリセルが整列されたメモリセルアレイと、 上記メモリセルの制御端子に接続されたワード線と、 上記メモリセルの入出力端子に接続されたビット線と、 上記複数のメモリセルのうちの所定数のメモリセルについて、このメモリセルを流れる電流に関する値を読み出すセル電流関連値読み出し回路と、 上記セル電流関連値読み出し回路で読み出された値の分布に基づいて、上記メモリセルに記憶された情報を特定するための閾値を生成する閾値生成回路と、 上記閾値生成回路で生成された閾値を用いて、上記所定数のメモリセルに各々記憶された情報を判定する情報判定回路と を備えることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/06 ,  G11C 16/02
FI (3件)：
G11C17/00 634C ,  G11C17/00 634B ,  G11C17/00 641
Fターム (19件)：
5B125BA03 ,  5B125BA08 ,  5B125BA19 ,  5B125CA14 ,  5B125CA15 ,  5B125CA28 ,  5B125DA01 ,  5B125DA09 ,  5B125DE07 ,  5B125EA04 ,  5B125EB02 ,  5B125EE06 ,  5B125EE14 ,  5B125EF03 ,  5B125EJ08 ,  5B125FA01 ,  5B125FA02 ,  5B125FA05 ,  5B125FA10
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM