特許
J-GLOBAL ID:200903095077181233

回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定

発明者:
出願人/特許権者:
代理人 (1件): 大貫 進介 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-350094
公開番号(公開出願番号):特開2001-202799
出願日: 2000年11月16日
公開日(公表日): 2001年07月27日
要約:
【要約】【課題】 信頼性を維持しつつ、サイクル時間短縮およびコスト削減を図った、不揮発性メモリ検査方法を提供する。【解決手段】 不揮発性メモリを動作させる装置および方法は、ビット・セル・アレイを含む。動作電源および検査電源間で選択を行なう。検査電源はチップ上でプログラム可能である。動作電源が選択された場合、不揮発性メモリを動作モードで動作させ、検査電源が選択された場合、検査モードで動作させる。
請求項(抜粋):
ビット・セル・アレイを含む不揮発性メモリを動作させる方法であって:動作電源および検査電源間で選択を行なう段階であって、前記検査電源がチップ上でプログラム可能である、段階;前記動作電源が選択された場合、前記不揮発性メモリを動作モードで動作させる段階;および前記検査電源が選択された場合、前記不揮発性メモリを検査モードで動作させる段階;から成ることを特徴とする方法。
IPC (8件):
G11C 29/00 673 ,  G11C 29/00 675 ,  G01R 31/28 ,  G06F 12/16 330 ,  G06F 15/78 510 ,  G06F 15/78 ,  G11C 16/02 ,  G11C 16/06
FI (9件):
G11C 29/00 673 V ,  G11C 29/00 675 M ,  G06F 12/16 330 A ,  G06F 15/78 510 A ,  G06F 15/78 510 K ,  G01R 31/28 B ,  G01R 31/28 V ,  G11C 17/00 601 Z ,  G11C 17/00 632 C
引用特許:
出願人引用 (18件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る