Pat

J-GLOBAL ID：201103080126756280

半導体装置及びその製造方法

Inventor： 秋山 深一 ,  大久保 和哉 ,  大塚 信幸 ,  羽根田 雅希 ,  中林 正明 ,  森▲崎▼ 祐輔 ,  南方 浩志
Applicant, Patent owner： 富士通セミコンダクター株式会社
Agent (2)： 北野 好人 ,  三村 治彦
Gazette classification：公開公報
Application number (International application number)：2009155467
Publication number (International publication number)：2011014614
Application date： Jun. 30, 2009
Publication date： Jan. 20, 2011
Summary：

【課題】高誘電率膜のゲート絶縁膜を含むMISFETを有する半導体装置に関し、メタルゲート材料の仕事関数と半導体基板の仕事関数との間の関係によって閾値電圧を容易且つ浅い値に制御しうる半導体装置及びその製造方法を提供する。【解決手段】半導体基板上に酸化シリコンを主体とする第1の絶縁膜を形成し、第1の絶縁膜上に酸化ハフニウムを主体とする第2の絶縁膜を形成し、熱処理を行い第2の絶縁膜上にシリコンを析出させ、シリコン上にシリコンに対して酸化作用を有する第3の絶縁膜を形成し、第3の絶縁膜上に金属膜のゲート電極を形成し、熱処理を行い第3の絶縁膜の酸化作用によってシリコンを酸化させる。【選択図】図4

Claim (excerpt)：

半導体基板上に、酸化シリコンを主体とする第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に、酸化ハフニウムを主体とする第2の絶縁膜を形成する工程と、 熱処理を行い、前記第2の絶縁膜上に、シリコンを析出させる工程と、 前記シリコン上に、シリコンに対して酸化作用を有する第3の絶縁膜を形成する工程と、 前記第3の絶縁膜上に、金属膜を形成する工程と、 前記金属膜をパターニングし、前記金属膜を含むゲート電極を形成する工程と、 熱処理を行い、前記第3の絶縁膜の前記酸化作用によって前記シリコンを酸化させる工程と を有することを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 29/78 ,  H01L 21/28 ,  H01L 29/49 ,  H01L 29/423 ,  H01L 21/283 ,  H01L 21/768

FI (5)：

H01L29/78 301G ,  H01L21/28 301R ,  H01L29/58 G ,  H01L21/283 B ,  H01L21/90 C

F-Term (148)：

4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104BB20 ,  4M104BB21 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104BB29 ,  4M104BB30 ,  4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD37 ,  4M104DD42 ,  4M104DD43 ,  4M104DD55 ,  4M104DD65 ,  4M104DD71 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104FF13 ,  4M104FF14 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033KK11 ,  5F033KK12 ,  5F033KK25 ,  5F033KK33 ,  5F033LL04 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ82 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033SS15 ,  5F033TT08 ,  5F033VV06 ,  5F140AA06 ,  5F140AC28 ,  5F140BA01 ,  5F140BD01 ,  5F140BD02 ,  5F140BD04 ,  5F140BD05 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BD17 ,  5F140BE07 ,  5F140BE08 ,  5F140BE10 ,  5F140BE14 ,  5F140BE16 ,  5F140BE17 ,  5F140BF04 ,  5F140BF05 ,  5F140BF06 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BF11 ,  5F140BF14 ,  5F140BF17 ,  5F140BF20 ,  5F140BF21 ,  5F140BF24 ,  5F140BF28 ,  5F140BF38 ,  5F140BF59 ,  5F140BF60 ,  5F140BG08 ,  5F140BG14 ,  5F140BG30 ,  5F140BG34 ,  5F140BG39 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK26 ,  5F140BK34 ,  5F140BK39 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CE07 ,  5F140CF04 ,  5F140CF05

Patent cited by the Patent：

Cited by examiner (17)

• 薄膜形成方法および半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2002-099262   Applicant：日本電気株式会社
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願2001-255454   Applicant：株式会社日立製作所
• 高誘電率膜上のシリコンオキサイドキャップ
  Gazette classification：公開公報   Application number：特願2006-075410   Applicant：エーエスエムアメリカインコーポレイテッド
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2006-269774   Applicant：株式会社東芝
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2007-152871   Applicant：ローム株式会社, 株式会社日立国際電気, 株式会社東芝
• 異種のゲート絶縁膜を有する半導体素子及びその製造方法
  Gazette classification：公開公報   Application number：特願2004-329176   Applicant：三星電子株式会社
• 2つの仕事関数を備えたCMOSデバイスの製造方法
  Gazette classification：公開公報   Application number：特願2008-002367   Applicant：アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ, タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2004-090640   Applicant：独立行政法人産業技術総合研究所
• デュアル仕事関数半導体デバイスおよびその製造方法
  Gazette classification：公開公報   Application number：特願2008-271211   Applicant：アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ, タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド, サムスンエレクトロニクスカンパニーリミテッド
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2006-065674   Applicant：株式会社ルネサステクノロジ
• 半導体素子のゲート形成方法
  Gazette classification：公開公報   Application number：特願2001-084531   Applicant：株式会社ハイニックスセミコンダクター
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2004-264828   Applicant：株式会社東芝
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願2003-431910   Applicant：富士通株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願2005-253295   Applicant：株式会社東芝
• ゲートスタック構造の順次処理のクラスター化方法
  Gazette classification：公表公報   Application number：特願2009-537415   Applicant：アプライドマテリアルズインコーポレイテッド
• 金属電極及びこれを用いた半導体素子
  Gazette classification：再公表公報   Application number：JP2008072164   Applicant：独立行政法人物質・材料研究機構
• 半導体装置及びその製造方法
  Gazette classification：再公表公報   Application number：JP2004005997   Applicant：日本電気株式会社