特許
J-GLOBAL ID：200903025395224946

半導体装置の製造方法

発明者：
三好 康介

三好 康介 について

, 
獅子口 清一

獅子口 清一 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-300248
公開番号（公開出願番号）：特開平11-135508
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 シリコン基板にゲート酸化膜を形成する方法において、重金属汚染やシリコン基板表面のラフネス増加によるゲート酸化膜耐圧や信頼性の劣化を防ぐ。【解決手段】 ゲート酸化膜を形成する際、シリコン基板上に形成された薄い酸化膜を残してシリコン基板上の重金属を前記シリコン基板内部に拡散させる工程(工程C)と、前記シリコン基板上にゲート酸化膜を形成する工程(工程D)とを含む半導体装置の製造方法。
請求項（抜粋）：
ゲート酸化膜を形成する際、シリコン基板上に形成された薄い酸化膜を残してシリコン基板上の重金属を前記シリコン基板内部に拡散させる工程と、前記シリコン基板上にゲート酸化膜を形成する工程とを含む半導体装置の製造方法。
IPC (4件)：
H01L 21/322 ,  H01L 21/316 ,  H01L 21/324 ,  H01L 29/78
FI (4件)：
H01L 21/322 J ,  H01L 21/316 S ,  H01L 21/324 X ,  H01L 29/78 301 F
引用特許：
出願人引用 (22件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM