特許
J-GLOBAL ID：200903068966204620
MOS構造を有する半導体装置およびその製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-201701
公開番号（公開出願番号）：特開2007-019400
出願日： 2005年07月11日
公開日（公表日）： 2007年01月25日
要約：
【課題】製造プロセスを煩雑にすることなく、閾値が異なるMOS構造のそれぞれのゲート電極に適した材料を採用して閾値を適切に制御でき、かつゲート電極からチャネル領域への拡散を顕著としない技術を提供する。【解決手段】PMOSトランジスタQPはゲート電極GP及びこれとゲート絶縁膜5を介して対峙するN型ウェル31を、NMOSトランジスタQNはゲート電極GN及びこれとゲート絶縁膜5を介して対峙するP型ウェル32を、それぞれ有している。ゲート電極GNは金属層642/多結晶シリコン層63で構成される一方、ゲート電極GPは金属層641/多結晶シリコン層63の積層構造を備えている。金属層642は金属層641よりも薄い。【選択図】図1
請求項（抜粋）：
第1半導体層と、
前記第1半導体層上に配置された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に配置された第1金属層及び前記第1金属層上に配置された第3半導体層を有する第1ゲート電極と、
第2半導体層と、
前記第2半導体層上に配置された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に配置されて前記第1金属層よりも薄い第2金属層及び前記第2金属層上に配置された第4半導体層を有する第2ゲート電極と
を備えた、MOS構造を有する半導体装置。
IPC (5件)：
H01L 21/823
, H01L 27/092
, H01L 29/78
, H01L 29/423
, H01L 29/49
H01L27/08 321D
, H01L29/78 301G
, H01L29/58 G
4M104BB01
, 4M104BB02
, 4M104BB04
, 4M104BB06
, 4M104BB13
, 4M104BB14
, 4M104BB17
, 4M104BB20
, 4M104BB30
, 4M104BB31
, 4M104BB32
, 4M104BB33
, 4M104BB36
, 4M104DD02
, 4M104DD78
, 4M104DD84
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AC03
, 5F048BA01
, 5F048BA12
, 5F048BB04
, 5F048BB05
, 5F048BB06
, 5F048BB08
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BB14
, 5F048BB15
, 5F048BC05
, 5F048BC06
, 5F048BD04
, 5F048BE03
, 5F048BF06
, 5F048BF16
, 5F048BF17
, 5F048BG12
, 5F048BG13
, 5F048DA23
, 5F048DA30
, 5F140AA06
, 5F140AB03
, 5F140BD04
, 5F140BD11
, 5F140BF05
, 5F140BF07
, 5F140BF10
, 5F140BF14
, 5F140BF18
, 5F140BF21
, 5F140BF22
, 5F140BF24
, 5F140BF28
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG28
, 5F140BG31
, 5F140BG37
, 5F140BG45
, 5F140BG53
, 5F140BG58
, 5F140BH14
, 5F140BH33
, 5F140BJ08
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK22
, 5F140BK34
, 5F140BK39
, 5F140CB01
, 5F140CB08
, 5F140CF04
出願人引用 (3件)
審査官引用 (13件)
全件表示
前のページに戻る
