特許
J-GLOBAL ID：200903072787945011

半導体記憶装置およびその製造方法

発明者：
久都内 知恵

久都内 知恵 について

, 
長野 能久

長野 能久 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  内藤 浩樹 ,  永野 大介
公報種別：公開公報
出願番号（国際出願番号）：特願2004-205664
公開番号（公開出願番号）：特開2006-032451
出願日： 2004年07月13日
公開日（公表日）： 2006年02月02日
要約：
【課題】水素の触媒作用によるコンタクトプラグ不良を防止する。【解決手段】ソース領域、ドレイン領域およびゲートからなるトランジスタが集積化された半導体基板上に、前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグに接続された下部電極と、前記下部電極の間に埋め込まれた酸素バリアを有する絶縁膜と、前記容量絶縁膜に形成された上部電極からなる強誘電体キャパシタにおいて、前記下部電極が酸素に対する導電性バリアを含み、さらに前記下部電極と絶縁膜との間に前記下部電極との反応を防止するための絶縁性反応防止膜を備えた構造になっている。【選択図】図1
請求項（抜粋）：
基板上に形成された層間絶縁膜と、 前記層間絶縁膜上に形成された、絶縁性の水素バリア膜と、 前記層間絶縁膜と前記水素バリア膜とを貫通して形成されたコンタクトプラグと、 前記絶縁性の水素バリア膜の上に形成され、前記コンタクトプラグと電気的に接続された導電性酸素バリア膜を含む下部電極と、 前記下部電極の周囲を埋める埋め込み絶縁膜と、 前記下部電極及び前記埋め込み絶縁膜の上に設けられた強誘電体膜からなる容量絶縁膜と、 前記容量絶縁膜の上に形成された上部電極とを備えた半導体記憶装置であって、 少なくとも前記下部電極の側面に接するように形成された絶縁性反応防止膜を備えていることを特徴とする半導体記憶装置。
IPC (5件)：
H01L 27/105 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 23/52 ,  H01L 21/320
FI (4件)：
H01L27/10 444B ,  H01L27/10 651 ,  H01L27/10 621Z ,  H01L21/88 R
Fターム (57件)：
5F033HH07 ,  5F033HH21 ,  5F033HH22 ,  5F033HH27 ,  5F033HH30 ,  5F033HH32 ,  5F033HH35 ,  5F033JJ04 ,  5F033JJ19 ,  5F033KK01 ,  5F033LL01 ,  5F033MM08 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ82 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS04 ,  5F033SS11 ,  5F033SS12 ,  5F033TT08 ,  5F033VV06 ,  5F033VV10 ,  5F033VV16 ,  5F033XX01 ,  5F033XX09 ,  5F033XX12 ,  5F033XX28 ,  5F083AD10 ,  5F083AD21 ,  5F083FR02 ,  5F083GA25 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083PR34 ,  5F083PR40
引用特許：
出願人引用 (2件) 審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM